FOXCONNICT测试原理.ppt

      大部份IC在輸入/輸出PIN中，會加上保護DIODE，主要目的為作電壓CLAMP，以CMOS元件為例 由於輸入端為MOS的gate，gate為一“金屬-SiO2”的電容，其中SiO2為一薄膜，若gate的電壓太高，如靜電，將會產生大電場而擊穿此SiO2薄膜，故須對gate端作限壓，乃加入DIODE，但當PIN的電壓過高時，易將DIODE燒燬(∵有大電流流經DIODE)，故常在gate端串接電阻作限流，以保護DIODE即“以DIODE保護MOS的gate“而”以RS保護DIODE“,此RS由IC製程中所作出，通常為數百Ω至數KΩ，誤差很大(∵IC的製程不易做出準確的電阻，且此RS只是作保護，不須準確) Clamping Diode測試原理 Clmaping Diode TEST即利用此DIODE特性，來判斷IC的PIN有無空焊.方法為於控制板中產生電壓(依輸入值)源送出，而為防止負載短路，須加限流(3mA)，同時於控制板中量回負載電壓(與量電阻的Vx方式相似)，由於RS的誤差大，且隨各廠牌而異，故對Clamping Diode的量測值需取較大的誤差此電壓源為可調式，通常以一DAC(數位-類比轉換器)來完成，由於須由程式控制，故此可調式電壓源置於控制板內，同時量回Vx的方式與量電阻相似，故由控制板量測Vx值。 其測試結構及測試示意圖如下所示 TestJet測試原理 IC PIN正常連接 IC PIN OPEN 其原理是利用IC內部的Lead Frame與Sensor Plate之間的微小電容量， 當我們從TEST PIN送一個300mV,10KHz之訊號到待測物的待測腳上時， 此時會將IC的其他接腳透過FIXTURE上的TESTPIN接到地， 若是待測腳OPEN時由於Lead Frame上並沒有信號， 所以Sensor Plate上的Amplifier無法感應到夠大的電壓， 當接腳是接上的時則因為Lead Frame與Sensor Plate之間的電容量 使得Sensor Plate上的Amplifier可以感應到一個比IC OPEN時大的電壓， 於是我們便可以依此電壓得知IC腳是否有OPEN。 How To decide 1 / 0 ? 標準邏輯閘依其邏輯行為可分為 AND、OR、XOR、NOT、NAND、NOR 、 FLIPFLOP等兩態元件及OPEN DRAIN，TRI-STATE等元件。 上述元件依其複合變化方式以真值表向量PATTERN 方式量測 。 TTL邏輯閘測試原理 How to decide Z ? 7475 D G Q Qb 絕大部分晶片元件於功能測試時需要大量的測試 Pattern，利用其Function Pattern來檢測晶片元件是否有製程上的問題，但是這樣的做法並不實際。不僅需要較長的測試時間，且增加開發測試程式的難度。所以近年來，內建Tree Chain 架構的 IC 也越來越多 。Tree Chain 的測試是藉著IC 內部的GATE串聯成Chain結構,再以TTL測試原理測其Chain. DUT_VCC DUT_VCC A B Y 0 0 1 0 1 1 1 0 1 1 1 0 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 U? NAND2 1 2 3 U? NAND2 1 2 3 U? XOR2 1 2 3 U? XOR2 1 2 3 U? NAND2 1 2 3 U? NAND2 1 2 3 U? NAND2 1 2 3 U? NAND2 1 2 3 R? R U? NAND2 1 2 3 R? R U? XOR2 1 2 3 U? XOR2 1 2 3 U? XOR2 1 2 3 U? XOR2 1 2 3 U? XOR2 1 2 3 N5 N4 N3 N2 N1 CHAINOUT N6 B A Y N5 N4 N3 N2 N1 CHAINOUT N6 B A Y Tree-Chain 測試原理 制作: DMDII 測試工程 IFT Fail Information ICT Station ICT Server Study ICT Cover Update DownLoad Study open/short Component etc. fail parts 程式優化流程 程式標準 1.電阻 1.1 零歐姆的電阻以Exp_V為3,+50%,-30%,下限不計. 1.2 47~1K歐姆,上下限為+-10%,Mode儘量不用2 1.3 1K~100K歐姆, 上下限為+-8%,同樣Mode儘量不用2 1.4 大於100K歐姆, 上下限為+-10%,Mode優先用2 1.5 NC的元件要被測試 ,上限10%,