PowerPC处.ppt

PowerPC处理器原理 PowerPC处理器原理 本章主要介绍PowerPC405嵌入式处理器的结构，其主 要内容包括： 1)PowerPC处理器结构； 2)PowerPC处理器的寄存器； 3)PowerPC处理器I/O接口； 4)PowrPC处理器的OCM控制器； 5)PowerPC处理器的APU控制器。 这几部分内容是PowerPC处理器基本原理的核心，也 是设计人员使用PowerPC405嵌入式处理器进行SOPC设计 的基础。 PowerPC处理器结构 PowerPC处理器为32位的PowerPC嵌入式环境体系 结构（embedded environment architecture），该结构来源 于PowerPC体系结构。Virtex-II Pro使用PowerPC405D5结 构，Virtex-4使用PowerPC405F6结构。 本章的处理器块（processor blcok）是指连接PPC405 D5或者PPC405F6核，片上存储器逻辑（on-chip memory logic，OCM），辅助处理器单元(Auxiliary Processor Unit，APU)，相关逻辑和接口的处理器集合。 PowerPC处理器结构 PowerPC处理器结构所提供的软件模型保证了在实现 PowerPC系列微处理器上的兼容要求。PowerPC体系结构 定义的参数保证了在应用程序级上的处理器实现上的兼 容。 PowerPC处理器结构PowerPC处理器体系结构概述 PowerPC处理器结构PowerPC处理器体系结构概述 1、中央处理单元(CPU) PowerPC处理器采用了5级流水，包括：取指，译 码，执行，回写和加载回写；取指队列用于存放指令， 由三部分组成：两个预取缓冲区和一个译码缓冲区。取 指和译码逻辑可以同时处理两条分支。 PowerPC处理器有单线程(single-issue)执行单元， 包含通用寄存器GPR，算术逻辑单元ALU和乘-加单元 MAC。执行单元支持在硬件内所有的32位PowerPC UISA指令。不支持浮点操作。 PowerPC处理器结构PowerPC处理器体系结构概述 2、异常处理逻辑 异常被分为两类：紧急的和非紧急的；PowerPC405处 理用于处理异常（19种可能的异常），这些异常包括：错 误条件，内部定时器，调试事件和外部中断控制器EIC接 口。 每一类异常都有保存/恢复寄存器。SRR0和SRR1用于 非紧急中断，SRR2和SRR3用于紧急中断。图3.1 PowerPC 处理器的内部结构 PowerPC处理器结构PowerPC处理器体系结构概述 3. 存储器管理单元包括： 1)转换4GB逻辑地址空间到物理地址空间； 2)独立控制指令转换和保护，以及数据转换和保护； 3)对TLB的奇偶检测和报告； 4)使用转换机制进行页面级访问控制； 5)软件控制的页面替换策略； 6)为每个虚拟存储器区域的完全写入，缓冲能力，用 户定义的 0，保护和段（WIU0GE）存储属性控制； 7)实模式下的32个128M空间的WIUOGE存储属性控 制；适用区域的额外保护控制； TLB用于控制地址转换和保护。其工作原理MicroBlaze 处理器的TLB基本一致。 PowerPC处理器结构PowerPC处理器体系结构概述 4、指令和数据缓存 PowerPC处理器通过指令缓存单元ICU和数据缓存单 元DCU访问存储器。每个缓存单元包括： 1)PLB主接口 2)缓存阵列 3)缓存控制器； 对于CPU来说，对指令和数据缓存的命中是单周期的 存储器访问。处理缓存缺失，就是通过PLB向其它PLB设 备发出请求，比如外部存储器控制器。 PowerPC处理器结构PowerPC处理器体系结构概述 缓存控制器采用了最近使用的LRU的缓存行替换策略 。即缓存行被填充时，最近经常访问的缓存行被保留，而 其它均被替换。 指令缓存的功能包括：16KB，双向级关联（2-way set associative）；奇偶检测和报告（只有Virtex-4）；每缓存 行8字（32字节）；提取行缓冲区；提供了来自提取行缓