教育性晶片测试果报告.docVIP

教育性晶片測試成果報告 學校/系所 IC編號 課程名稱 (中英文) 授課老師 E-mail 專題名稱 (中英文) 參與學生 姓名/系所級 聯絡人 姓名： 電話： 傳真： E-mail : (請從此處開始以中文打字撰寫，以不超過4頁A4為原則，中文字體以楷書12點為主，英文字體以Times 12點為主，並繳交電子檔至testadm@.tw。) 摘要 (中英文) Abstract Keyword: 測試方法與測試儀器 測試結果 (測試結果請儘可能用量化數據表示，並以圖、表詳加說明) 預計規格與實測結果 討論與結論 圖表(含晶片佈局圖) 報告(電子檔(.doc))請E-mail至testadm@.tw。 檔案命名方式: edutest- D35-92D-35e.doc (Word格式) *** Chip Features CAD Tools *** CKT name : (e.g.)cic_08a_silicon_retina (設計名稱) HSPICE Technology : (e.g.)0.6um CMOS 1P3M (使用製程) OPUS Package : (e.g.)48 S/B (包裝種類) Chip Size : (e.g.)4.0 x 4.0 mm2 (晶片面積；mm2) Transistor/Gate Count : (e.g.)4K (電晶體/邏輯閘數) Power Dissipation : (e.g.)6mW (功率消耗；mW) Max. Frequency : (e.g.)10MHz (最高工作頻率，MHz) Testing Results : □function work □partial work □ fail （partial work或fail時請勾選以下之符合原因） □ Layout佈局考慮不周 (電路佈局不對稱或純粹佈局相關失誤) 量測儀器之量測範圍考量不周詳導致無法量測或無考慮量測儀器的負載效應 佈局考量不周及缺乏完整的EM驗證 (Both) 電路設計考量不周 (Design Rule未仔細閱讀等) 未考量製程或bonding的variation 後製程失敗 其他,請說明：__________________________________________ 佈 局 平 面 圖 教育性晶片測試成果報告(94年度)範例 學校/系所 科技大學 IC編號 D35-92C-35e 課程名稱 (中英文) 積體電路專題(二) Special Topic on Integrated Circuit (Ⅱ) 授課老師 E-mail 王小明 aaa@.tw 專題名稱 (中英文) 以CMOS環型震盪器為架構之鎖相迴路 CMOS ring-oscillator-based Phase Lock Loop 參與學生 姓名/系所級 XXX/資工所二年級 , XXX/資工所在職專班二年級 聯絡人 姓名：XXX 電話：04-23323XXX ext 4562 傳真：04-23742XXX E-mail : 00000@.tw (請從此處開始以中文打字撰寫，以不超過4頁A4為原則，中文字體以楷書12點為主，英文字體以Times 12點為主，並繳交電子檔至testadm@.tw。) 1.摘要 (中英文) 在這研究中所設計鎖相迴路，其相位頻率檢知器，是用動態邏輯閘組成具有無dead zone的特性，………………………………………………………………，供給電荷幫浦產生控制電壓，調整壓控振盪器的頻率……………………………。 Abstract In the proposed phase-locked loop, the phase/frequency detector is made up of dynamic logic gates and without dead zone. The PFD can detect the phase and frequency error of the reference frequency and the divider output. After the two signals are compared in the PFD, the quite wide up/down impulse signal is p