06级微机原理2计算机基础.ppt

第二章 微型计算机基础 2．或门电路 或运算——当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就发生。我们把这种因果关系称为或逻辑。 3、三极管非门电路 5．或非 ——由或运算和非运算组合而成。 6．异或 异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。 异或的逻辑表达式为： （1）三态输出门的结构及工作原理。 当EN=0时，G输出为1，D1截止，相当于一个正常的二输入端与非门，称为正常工作状态。 当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看进去，呈现高阻，称为高阻态，或禁止态。 三态门在计算机总线结构中有着广泛的应用。 （a）组成单向总线， 实现信号的分时单向传送. 2.1.2 同步RS触发器 给RS触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。这种触发器称为同步触发器。 1．同步RS触发器的电路结构 2．逻辑功能 当CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。 当CP＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。 2．维持—阻塞边沿D触发器的结构及工作原理 （1）同步D触发器： （3）触发器的直接置0和置1端 RD——直接置0端，低电平有效；SD——直接置1端；低电平有效。 2.1.4 加法器 一、加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算 1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表： 如果想用与非门组成半加器，则将上式用代数法变换成与非形式： 由此画出用与非门组成的半加器。 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 根据逻辑表达式画出全加器的逻辑电路图： 2.1.5 数码寄存器与移位寄存器 74LS175的功能: RD是异步清零控制端。 二、移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为Di→Q0→Q1→Q2→Q3，即由低位向高位移，所以又称为上移寄存器。 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 二进制计数器 2.1.6 计数器 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 2.1.7 编码器 一.编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。 一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系: 2n≥N （2）由真值表写出各输出的逻辑表达式为： 二.二进制编码器 3位二进制编码器有8个输入端，3个输出端，所以常称为8线—3线编码器，其功能真值表见下表：（输入为高电平有效） 由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路： 2.1.7 译码器 一．译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号 例：2线—4线译码器 写出各输出函数表达式： 画出逻辑电路图： 二、集成译码器 1.二进制译码器74138——3线—8线译码器 三、译码器的应用 2．构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 用译码器设计一个“1线-8线”数据分配器 1、 进位计数制定义 数据是用少量数字符号按先后位置排列成数位，并按由低到高的进位方式计数的。 每种计数制都包含三个基本要素： 基数：计数制中所用到的数字符号的个数，用r表示，“逢r进一”，称为r进制数。 数符：每种计数制有r个数符，如：二进制有0，1两个数符，十进制有0~9共十个数符；十六进制有0~9，A~F共十六个数符。 位权：在进位计数制中，同一个数字符号处