数字电子技术数字电路课程课件PPT之第四章常用组合逻辑功能器件.ppt

教学基本要求 4.1 编 码 器 4.1.1 编码器 (Encoder)的概念与分类 1. 普通4 线─2线编码器 1. 普通4 线─2线编码器 1. 普通4 线─2线编码器 2. 键盘输入8421BCD码编码器 （2）功能表 3. 优先编码器 4 线─2 线优先编码器（设计） 1. 优先编码器74148逻辑图 2. 优先编码器74148的示意框图、引脚图 3. 优先编码器74148的逻辑功能表 4. 集成电路编码器74148的应用 4.2 译码器 / 数据分配器 4.2 译码器 / 数据分配器 1. 二进制译码器 2. 2线 - 4线译码器的逻辑电路 4.2.2 集成电路译码器 74138集成译码器功表能 74138的应用举例 2. 集成二–十进制译码器 ——7442 功 能 表 （2）集成电路显示译码器7448 （2）集成电路显示译码器7448 （2）集成电路显示译码器7448 （2）集成电路显示译码器7448 4.2.3 数据分配器 4.2.3 数据分配器 4.2.3 数据分配器 4.3 数据选择器 4.3.1 数据选择器的定义及功能 1、4选1数据选择器 4.3.2 集成电路数据选择器74LS151 3、74LS151的功能表 4、8选1数据选择器的扩展: 4、8选1数据选择器的扩展: 5、数据选择器74LS151的应用 4.4 数值比较器 4.4.1 数值比较器的定义及功能 4.4.1 数值比较器的定义及功能 4.4.2 集成数值比较器 4 位数值比较器74LS85功能表 4.4.2 集成数值比较器 4.4.2 集成数值比较器 4.5 算术运算电路 4.5.1 半加器和全加器 4.5.1 半加器和全加器 4.5.1 半加器和全加器 4.5.1 半加器和全加器 4.5.1 半加器和全加器 4.5.1 半加器和全加器 4.5.2 多位数加法器 4.5.2 多位数加法器 4.5.2 多位数加法器 4.5.2 多位数加法器 3. 超前进位集成4位加法器74LS283 3. 超前进位集成4位加法器74LS283 4. 超前进位加法器74LS283的应用 4. 超前进位加法器74LS283的应用 4.5.3 减法运算 4.5.3 减法运算 4.5.3 减法运算 4.5.3 减法运算 4.5.4 集成算术/逻辑单元（ ALU）举例 1.串行进位加法器----采用四个1位全加器组成 如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。 串行进位加法器运算速度不高。 2.快速加法器、超前进位加法器 进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进入输入后来提供。 换言之，该电路能使每位的进位直接由加数和被加数直接产生，而无需等待与低位的进位信号，称之为“快速加法器”或”超前进位加法器”。 定义两个中间变量Gi和Pi ： Si= Pi ⊕ Ci-1 Ci= Gi＋Pi Ci-1 Gi= AiBi Pi= Ai⊕Bi ……产生变量 ……传输变量 2.快速加法器、超前进位加法器 进位信号的产生： Si= Pi ⊕Ci-1 Ci= Gi＋Pi Ci-1 C0= G0+P0 C-1 C1= G1+P1 C0= G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1= G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2= G3+P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 逻辑图 4.5.2 多位数加法器 74LS283逻辑框图 74LS283引脚图 4.5.2 多位数加法器 例1 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 4.5.2 多位数加法器 8421码输入 余3码输出 1 1 0 0 *例2. 用74283构成将8421BCD码转换为余3码的码制转换电路 。 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 4.5.2 多位数加法器 补码和反码的关系式 : N补=N反+1。 在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。 1. 反码和补码 这里只讨论数值码，即数码中不包括符号位。 原码 自然二进制码 反码 将原