实验二 原理图输入法设计-4位加法器.doc

实验二 四位加法器的设计与仿真——原理图输入法 一 实验目的 通过一个4位加法器的设计掌握QuartusII的原理图输入方法及层次化设计的方法。 二 原理说明 一个4位加法器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出co与相邻的的高位加法器的最低进位输入信号ci相接。 三 实验内容与步骤 1.按照参考图2.1完成全加器的设计，包括原理图输入、编译、仿真，并将此全加器电路设置成一个硬件符号入库。 图2.1全加器的设计电路 操作步骤： （1）建立设计项目（Project）：与实验一的操作相同。 （2）新建模块/原理图文件，进入图形编辑器方式。 执行File|New命令，选择 “Block Diagram/Schematic File ” （模块/原理图文件）。 （3）选择元件。在原理图编辑窗中的任何一个位置上双击鼠标的左键将跳出一个元件选择窗。 图2.2元件选择对话框 （4）编辑图形文件 在元件库找到自己想要的元件，放好后连线并添加输入输出端口，画出完整的电路图后保存并编译通过。 （5）对设计项目设置进行仿真：过程与方法与实验一相同。 （6）将设计项目设置成可调用的元件以便调用 图2.4 将一位全加器模块生成符号入库 2.建立一个更高的原理图设计层次，调用以上获得的1位全加器构成4位加法器，并完成编译、综合、仿真。 3.设计文件打包上传。 四 实验报告： 详细叙述4位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；将实验原理、实验过程、仿真结果写进实验报告。 五 思考题： 为了提高加法器的速度，如何改进以上设计的进位方式？ 六 选作内容： 用一片74163和一片74138构成一个具有8路顺序脉冲输出的顺序脉冲产生器。要求在原理图上标明第1路到第8路输出的位置。 MAX+plus库 由此输入所需要的元件名 基本逻辑元件库中的元件 参数可设置的强函数元件库 基本逻辑元件库 图2.3 一位全加器的图形编辑文件