基于GW48系统SOPC实验箱利用FPG设计VGA接口.docVIP

电子设计自动化课程设计报告 学生姓名： 学 号： 学 院：信息科学与工程学院 专 业：电子科学与技术专业 年 级：08级 指导教师： 日 期： 2011年8月31日 摘要： 关键词： 电子设计自动化课程设计报告 FPGA的原理 CPLD、FPGA是在PAL、GAL等基础上发展起来的一种具有丰富的可编程I/O引脚的可编程逻辑器件 图1. FPGA查找表单元 一个N输入查找表 (LUT，Look Up Table)可以实现N个输入变量的任何逻辑功能，如 N输入“与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现（如图2所示）。 图2 FPGA查找表单元内部结构 该系统设计中，FPGA芯片用的是ALTERA公司的EP1K30QC208-2，它的系统结构如图3所示。它由若干个逻辑单元和中央布线池加I/O端口构成 图3 EP1K30QC208内部结构 二、VGA接口 　　VGA的全称为Video Graphic Array，即显示绘图阵列。在PC行业发展的初期，VGA以其支持在640X480的较高分辨率下同时显示16种色彩或256种灰度，同时在320X240分辨率下可以同时显示256种颜色的良好特性得到广泛支持。后来，厂商们纷纷在VGA基础上加以扩充，如将显存提高至1M并使其支持更高分辨率如800X600或1024X768，这些扩充的模式就称之为VESA(Video Electronics Standards Association，视频电子标准协会)的Super VGA模式，简称SVGA，现在的显卡和显示器都支持SVGA模式。 VGA接口就是显卡上输出模拟信号的接口，也叫D-Sub接口。VGA接口是一种D型接口，上面共有15针空，分成三排，每排五个。VGA接口是显卡上应用最为广泛的接口类型，绝大多数的显卡都带有此种接口。 管脚 定义 1 红基色 red 2 绿基色 green 3 蓝基色 blue 4 地址码 ID Bit 5 自测试 (各家定义不同) 6 红地 7 绿地 8 蓝地 9 保留(各家定义不同) 10 数字地 11 地址码 12 地址码 13 行同步 14 场同步 15 地址码 (各家定义不同) 通过模拟VGA接口和计算机连接的显示器的工作原理，是计算机内部以数字方式生成的显示图像信息，被显卡中的数字/模拟转换器转变为R、G、B三原色信号和行、场同步信号，信号通过电缆传输到显示设备中。对于模拟显示设备，如模拟CRT显示器，信号被直接送到相应的处理电路，驱动控制显像管生成图像。而对于LCD、DLP等数字显示设备，显示设备中需配置相应的A/D(模拟/数字)转换器，将模拟信号转变为数字信号。在经过D/A和A/D2次转换后，不可避免地造成了一些图像细节的损失。VGA接口应用于CRT显示器无可厚非，但用于连接液晶之类的显示设备，则转换过程的图像损失会使显示效果略微下降。CRT显示器因为设计制造上的原因，只能接受模拟信号输入，也就是我们为什么在CRT显示器上只看到VGA接口的原因。 图5 VGA行扫描、场扫描时序图 表2 VGA参考时序设计 VGA工业标准所要求的频率： 时钟频率（Clock frequency）：25.175MHz（像素输出的频率）； 行频（Line frequency）：31469Hz； 场频（Field frequency）：59.94Hz（每秒图像刷新频率）。 四、FPGA的设计实现 设计VGA图像显示控制需要注意两个问题：一个是时序的驱动，这是完成设计的关键，时序稍有偏差，显示必然不正常，甚至会损坏彩色显示器；另一个是VGA信号的电平驱动。 显示控制器设计提示：显示器的技术规格提供的行频一般都满足在30-45KHz（保守数据），场频一般满足在50-75Hz（保守数据），针对以上保守数据，我们以30KHz的行频进行扫描时所需时钟频率为：30KHz×800（行周期）=24MHz,则场频为：30KHz÷525（场周期）=57.14Hz，针对实验箱的条件，可以用12MHz的信号经过倍频（EP1K30QC208-2芯片特有的功能，在MaxPlusII软件中调用参数可设置兆功能元件库mega_lpm的CLKLOCK元件来倍频）来产生24MHz的时钟频率，参考设计的顶层文件如下图所示： 图5.VGA接口实现顶视图 VGACORE模块包含了扫描时序产生模块、图像描述模块。时序产生模块的设计可参考图5所示来设计，图像描述模块主要通过640×480个像素点来描述图像。如本项设