利用VHDL语言FPGA上实现I2C总线控制器的功能.doc

摘 要 随着微电子技术的发展，现场可编程逻辑门阵列FPGA（Field Programmable Gate Array）可以实现数字电路系统设计的功能。尤其现场可编程逻辑门阵列FPGA具有集成度高的优点，受到工程界高度的重视。I2C总线以接口简单，成本底，可扩展性好在数字系统中得到了广泛的应用。硬件描述语言是数字系统高层设计的核心，是实现数字系统设计新方法的关键技术之一。 本课题正是利用VHDL语言在FPGA上实现I2C总线控制器的功能。首先研究了I2C总线的规范，又简要介绍了QuartusⅡ设计环境以及FPGA的设计流程。在此基础上，重点介绍了I2C控制器的总体设计方案，以及在QuartusⅡ平台上的时序仿真。 关键词　Quartus II；I2C总线控制器；现场可编程逻辑门阵列；时序仿真 Abstract With the development of micro electric and EDA(electronic design automation)technology, FPGA(field programmable gates array) can realize the function of digital circuit system design .FPGA have the merit of filed programmability and High integration rate ,therefore is highly recognized for engineering.I2C bus is widely applied in the digital system as simple interface ,expedient use ,low cost and good expansibility .VHDL is considered as a core of digital system design and a key technique of implement digital system. The design realizes the function of I2C bus interface on the FPGA .At first the thesis deeply research I2C bus specification ,then briefly introduce the Quartus II design environment and the design method ,as well as FPGA design flow .In this foundation,I2C bus controller design scheme and the timing simulation under Quartus II is particularly introduced. Key words Quartus II;I2C bus controller ;FPGA ;timing simulation 目 录 摘 要 I Abstract II 第1章 绪论 5 1.1 课题背景 5 1.2 I2C总线的产生及发展 6 1.3 FPGA的现状与展望 6 1.4 相关工作 6 第2章 I2C总线技术的研究 8 2.1 I2C总线的概念 8 2.2 I2C总线的传输 9 2.2.1 数据的有效性 9 2.2.2 I2C总线数据传送的开始和停止条件 9 2.2.3 I2C总线传输过程中的应答信号 10 2.2.4 I2C总线数据传送的重复开始条件 11 2.2.5 I2C总线的传输过程中的字节格式 11 2.2.6 I2C总线的器件子地址 11 2.2.7 I2C总线传输信号的时序 12 2.3 本章小结 14 第3章 VHDL语言的基础知识 15 3.1 VHDL语言的概述 15 3.2 VHDL语言的特点 15 3.3 VHDL语言的程序结构 16 3.3.1 VHDL程序的库 16 3.3.2 包集合 16 3.3.3 实体说明 17 3.3.4 构造体 18 3.3.5 配置 18 3.4 本章小结 18 设计工具和设计方法 19 4.1 设计工具 19 4.2 基于FPGA的数字电路的设计流程 20 4.3 本章小结 21 第5章 I2C总线的功能设计 22 5.1 I2C总线完成的功能 22 5.2 用VHDL语言实现写操作时的串行转并行 23 5.3 用VHDL语言实现顺序读操作时的并行转串行 23 5.4 I2C总线控制器的顶层设计 24 5.5 本章小结 25 第6章 I2C总线的硬件时序仿真 26 6.1 器件的选择 26 6.2 硬件仿真