电容测量仪毕业设计.doc

1 设计任务描述 1.1 设计题目：数字电容测量仪 1.2 设计要求 1.2.1 设计目的 （1）掌握电容数字测量仪的构成、原理与设计方法； （2）熟悉集成电路的使用方法。 1.2.2 基本要求 （1）被测电容范围为100pF到1uF；100pF到1000uF； （2）超量程报警系统； 2 设计思路 电容数字测量仪是对电容大小的测量,首先要做的是将待测电容的大小转换为一个固定的频率,频率的大小只与电容的大小有关,为了实现这一功能,我采用了CMOS门电路组成的微分型单稳态触发器来实现,由它产生固定频率输出。 由555定时器组成的多谐振荡电路其实是一个可以产生标准频率的电路，用来衡量由待测电容容量转换器件输出的输出的频率。通过计算，我选用了一个1MHZ的发生器。这样便可以清除的衡量上面电路的频率。这是电路的第二部分。 第三部分是由6个异步十进制计数器74LS 4 各部分电路设计及参数计算 4.1 标准信号产生电路 4.1.1 标准信号产生电路 多谐振荡电路和工作波形工作原理如下：接通电源后，假定是高电平，则T截止，电容C充电。充电回路是VCC—R1—R2—C—地，按指数规律上升，输出翻转为低电平。是低电平，T导通，C放电，放电回路为C—R2—T—地， 输出翻转为高电平，放电管T截止，电容再次充电，如此周而复始，产生振荡七个芯片进入后,第一个芯片开始计数,因为计数器是十进制的分频，所以当第一片计到9时，开始给下一个芯片一个CP 脉冲,第二个芯片分频，这样下类推，就可以实现十进制的分频，分到最后一个为1Hz。这样有100pF到1000uF的量程变可以实现了。4.1.2 标准信号产生电路参数计算 输出高电平时间 输出低电平时间 f=tPH+tPL=1M 所以得出R1=，R2=，C1=55nF 4.2 计数器 74290是由4个负边沿JK触发器组成，2个与非门作置0和置9控制门。其中、称为直接置0端，、为计数脉冲输入端，为输出端。 4.3 寄存器 寄存器选择74273八D型触发器，可控制是否输入CP来控制存储。另外再在各计数器（十位个位）与各寄存器后接上一个驱动器（74245八路缓冲三态双向收发驱动），驱动其是否对译码器输入信号，可控制驱动读取计数器或寄存器上的数据。 译码器选择744共七段译码器/驱动器，将计数器或寄存器上传输过来的8421码转换成十进制信号输入到数字显示器上显示从而观察到所测得的电容。 当VT1管输入为1时该二级放大电路工作，由R2和电容C产生谐振，使扬声器发出声音报警。 4.6 74LS161计数器 74161由4个 JK触发器作4位计数单元，其中是异步清零端，是预置控制端，CP为计数脉冲输入端，ABCD是四个并行数据输入端，为输出端，EP和ET是计数使能端，RCO是进位输出端，供芯片扩展使用。 5 工作过程分析 看到这个题目它是一个测量电容的显示电路，它最基本的得有可控制的计数系统、锁存系统、译码系统和显示系统。 拿来一个被测电容我们不能直接测出它的值，所以我想到通过一个555定时器组成一个单稳态的触发电路，它输出的脉冲宽度tW与外接定时元件R和被测电容C成正比tW = 1.1RC。在周期性脉冲的触发下，单稳电路输出具有一定占空比的脉冲串，其占空比在触发脉冲一定的条件下与脉冲宽度tW 成正比，从而与电容也成正比。 因此这就实现了通过单稳态电路输出波形的直流分量表示被测电容的大小。电路中要求分频，可以选择石英晶体振荡器和多谐振荡器，我选择了由555定时器组成的多谐振荡器进行分频，它会产生一个频率稳定信很高的脉冲,通过对电阻R1、R2和电容C使多谐振荡器产生1M的频率经过7个74161进行分频，以改变震荡频率，设计的基本部分是实现量程从100pF到1uF，那么我只需要集连4片74161便可以实现了，而我用了7片便有了发挥部分可以实现了从100pF到1000uF的范围，这样就有了一个标准波，当被测波和标准波都是高电平的时候计数器便开始工作，然后经过锁存器进行锁存，锁存之后再经过7段译码器（共阳的7447）进行译码,之后经过限流电阻限流，最后经7段显示