CMOS仿真.doc

CMOS仿真作业 二、设计出一个增益为20的二极管负载的NMOS管作为输入管的CS放大器。要求：器件的沟道长度为最小工艺尺寸的4倍。 1、给出上述设计的理论推导过程。 2、通过Hspice仿真，得到电路的输出电压和输入电压关系。 3、通过Hspice仿真，得到电路的小信号增益波形（纵坐标为增益（dB），横坐标为频率（log））。 4、采用相同的电路结构，如何设计一个增益为40的CS放大器？ 解： 1、理论推导 设计电路如下图： 图表 1 电路原理图 使用 N管做输入管，P管做负载管，这样可以忽略 P 管的衬偏效应。 因为,而在在 0.35um库中 ≈ 2，所以有 由已知得L1=L2=4L=1.4um, 知, 那么. 所以选择M2 的 W2=1.5um，M1 采用 4 个 W1=75um 的管子并联 下面计算输入电压范围： 由 当 M1 处于线性区和饱和区边缘时， 为了简化计算，设 VDD=3V， 查询库=0.8 ，则由上面式子有 又由查询库可知0.35库下的=0.6V，故 如考虑其他效应，则此范围会更小。 下面计算输出摆幅： 要保证电路工作在正常的放大区， 2、仿真设计 1.网表文件 PROJECT Design second .lib D:\synopsys\CMOS_035.lib tt M1 2 3 0 0 N_33 W=50U L=1.4U M=4 M2 2 2 1 1 P_33 W=1U L=1.4U M=1 VDD 1 0 DC 3 VIN 3 0 DC 0.65 AC 1 .DC VIN 0 3 0.1 .AC DEC 10 1K 100MEG .PROBE V(2) .OP .END 仿真波形如下： 1.DC分析 图表 2 DC分析 又由得到的范围是650mV~690mV 故输入电压的范围为40mV，比手算的要小。 得到 范围后，我们在波形上就可以找到 的范围 0.13~0.70，可见最大 比理论值要大很多，这是因为要达到比较大的增益，M1 的W/L 非常大，这样，即使 很小，也会产生比较大的电流，而从而 会比较大，因此相应的 摆辐会降低，宽长比失调导致了输入输出电压摆辐的降低。 2.AC 扫描 图表 3 AC分析 分析：实际上，由于漏级电流比较大，所以 并非无穷大，增益达不到 20,只有17.6. 3. 观察波特图 用.PROBE Vdb(2)语句观察 DB 波形，如下 图表 4 Vdb波特图 此图与上图的有如下关系： 4.延伸扩展 如果电路结构完全不变，要达到 40 的增益，那么，M2 和 M1 上的过驱动电压之比达到 40，这样严重的限制输出摆幅，同时，正常的输入大信号范围也变得更小，并且在输出端口引入了很大的电容，所以，我们有必要对电路进行必要的修改，参考课本例 3.3在 M2 旁并联一个恒流源。 图表 5 Av=40电路图 令 I3=0.75I1 因为,而在在 0.35um库中 ≈ 2，所以有 由已知得L1=L2=4L=1.4um, 知, 那么. 所以选择M2 的 W2=1.5um，M1 采用 4 个 W1=75um 的管子并联 下面计算输入电压范围： 由 故 当 M1 处于线性区和饱和区边缘时， 为了简化计算，设 VDD=3V， 查询库=0.8 ，则由上面式子有 又由查询库可知0.35库下的=0.6V，故 如考虑其他效应，则此范围会更小。 下面计算输出摆幅： 要保证电路工作在正常的放大区， 1.网表文件 PROJECT Design third .lib D:\synopsys\CMOS_035.lib tt M1 2 3 0 0 N_33 W=50U L=1.4U M=4 M2 2 2 1 1 P_33 W=1U L=1.4U M=1 VDD 1 0 DC 3 VIN 3 0 DC 0.65 AC 1 I3 1 2 DC 37.5u .DC VIN 0 3 0.1 .AC DEC 10 1K 100MEG .PROBE Vdb(2) .OP .END 仿真波形如下： 1.DC分析 图表 6 DC分析 2 又由得到的范围是650mV~710mV 故输入电压的范围为60mV，比手算的要小。 得到 范围后，我们在波形上就可以找到 的范围 0.13~1.8，可见最大 比理论值要大很多，这是因为要达到比较大的增益，M1 的W/L 非常大，这样，即使 很小，也会产生比较大的电流，而从而 会比较大，因此相应的 摆辐会降低，宽长比失调导致了输入输出电压摆辐的降低。可见得到在并联电流源后，输入输出电压的范围都增大了。 2.AC 扫描 图表 7 AC分析