WL1型字电子钟.pptVIP

题目：数字电子钟专业：电子设计自动化方向班级：1班院（系）：电子信息工程学院完成时间：2013.4.21 设计方案 一、该数字电子钟采用逻辑数字集成芯片设计 二、所用器件种类及数量： 　　　 　　　原件型号 　　　名称 　　　数量 　　　CG1555 　 555定时器 　　 1 　　　74LS160 　十进制计数器 　6 　　　74LS48 　　　 7段译码器 　　　 6 　　　74LS00 　　　 六输入与非门 　1 　　　SMA42056 共阴极数码管 6 　　　2N3415 　 PNP三极管 　　 　1 　　　CAPACITOR 电容 　　 2 　　　RESISTOR 电阻 　　 46 　　　CD4069 　 非门 　　 1 　　　SWITCH 　 开关 　 3 　　　BUZZER 蜂鸣器 　　　 1 电路的功能模块 电路的功能模块包括： 1、1HZ时钟信号震荡器电路 2、时分秒计数器电路 3、校时电路 4、整点报时电路 5、译码显示电路 数字电子钟实现框图 60进制计数器（秒计数器） 校时电路 24计数器 （时计数器） 译码显示电路 60进制计数器（分计数器） 整点报时电路 1KZ频率多谢振荡器 （一）1HZ振荡器电路 　 当输入端6号管脚和2号管脚相连时，定时器就构成了迟滞比较器。如果让迟滞比较器的输入端电平在高低电平间变换，就可以在迟滞比较器的输出端得到一定频率的多谐波。 基于这种思想，首先将定时器的输入端TH、TR（6、2管脚）连接，即可得到一个施密特触发器。外接电阻电容，利用RC的充放电就可以构成一个多谐振荡器。电路图如图3所示。 多谢振荡器的震荡周期 T=0.69(R1+2R2)C1=1s，取电容C1为10uf，则计算R1=R2=48K，输出矩形波占空比q=2R2/R1+2R2=2/3。 （二）时分秒计数器电路 在时分秒计数器中时计数器时24进制计数器，分秒计数器是60进制计器 60进制计数器的实现 74160为十进制计数器，因此需要两片74160来设计一个60进制计数器。为满足电路的需要第一片芯片不改变其进制，仍是十进制，第二片芯片的进制数改为6进制，所以要对第二篇计数器进行修改。74160有异步复位和同步置数的功能，所以160计数值的设计有两种方式：一、有异步复位，二、同步置数。本电路采用同步置数，且U2的预置数设置为0000，当U1、U2的计数值为59时，则在下一个脉冲前沿到来时，U1、U2应当全部输出为“0”，所以应当在U1、U2的计数值为59时使U2装入预置数0000。由以上分析不难看出将Q0、Q2接到一个两输入与非门，并将输出连接到U2的预置数输入引脚上，即可得到一个60进制的计数器。 60进制计数器电路图如下图所示 60进制计数器电路图 24进制计数器的实现 时计数器的要求是：当计数器U2、U1的计数值分别为2、3时，分、秒计数器的计数值都为59时，计数器要清零。由于U1、U2之间采用的是异步进位的方式，如果采用同步置数法，则U1、U2不可能同时清零，所以只能采用异步复位法。时、分、秒计数器要在23时59分59秒全部清零，由于异步清零的速度很快，所以要在时计数器计数值为24的时候输入复位信号。将计数器U1的输出端Q2和计数器U2输出端Q2连接到两输入与非门U4输入端。并将与非门的输出端接至U1、U2的复位端MR。 24进制电路图如下图所示 24进制电路图 校时电路的实现 （一）校时电路的要求 时、分校时器在校时互不影响 （二）电路工作原理 　　　任何数字钟都会在长时间跑时和重启时都会有和规定时间有误差，这时就需要进行时间调整。本电路校时电路实现的方法是采用脉冲触发校时，即将时、分的个位计数器的时钟信号输入端CLK通过一个开关连接到电源VCC，随着开关的开启闭合，时钟信号的输入端CLK接收到一些列脉冲信号。如果时钟信号的输入端CLK接收到脉冲信号，则计数器就会加一。校时电路如下图所示