模块八 逻辑门与组合逻辑电路.ppt

  1. 1、本文档共52页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
74LS42的功能表 输出 低电平 有效 输入 高电平有效 (3)显示译码器 显示译码器 显示器件 二 十进制代码 在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到显示译码器。 显示译码器:专门用来驱动数码显示器件工作的译码器。 a. 显示器件 显示器件:可显示数字、文字或符号 按显示方式分,有字型重叠式、点阵式、分段式等 常见的七段数字显示器主要有半导体显示器(LED)、液晶显示器(LCD)等。 LED显示器的两种结构: 共阴极接法 a b c d e f g 共阳极接法 a b c g d e f + 高电平发光 低电平发光 b. 七段显示译码器 DCBA a g f e d c b 译码器 二 十进制代码 (共阴极) 0 0 1 0 1 1 1 0 1 0 1 7个 4位 g d g f e d c b a 七段译码器和数码管的连接图 CC14547(CMOS电路)为4线-7段译码器/驱动器。 A、B、C、D为输入端 BI为消隐控制端,为1时,译码器工作。 Ya~Yg为输出端,高电平有效。 g f e d c b a D C B A Ya Yb Yc Yd Ye Yf Yg 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 1 0 0 1 0 1 1 0 1 1 0 1 2 0 0 1 1 1 1 1 1 0 0 1 3 0 1 0 0 0 1 1 0 0 1 1 4 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 0 1 1 1 1 1 6 0 1 1 1 1 1 1 0 0 0 0 7 1 0 0 0 1 1 1 1 1 1 1 8 1 0 0 1 1 1 1 1 0 1 1 9 输 入 输 出 显示 数码 七段显示译码器功能表 c. 译码器的应用 1.实现逻辑函数 译码器的每个输出端分别与一个最小项相对应,由二进制译码器加上门电路即可实现任何组合逻辑函数。 例 5:试用译码器和门电路实现逻辑函数。 解:将逻辑函数转换成最小项表达式,再转换成 与非—与非形式。 该函数有A、B、C三个变量,选用3线—8线译码器74LS138。 如图用一片74LS138加一个与非门就可实现逻辑函数Y。 2. 译码器的扩展 译码器的扩展 用两块74LS138可以扩展为 4线—16线译码器。 当A3=0时,低位片74LS138(1)工作,对输入A3、A2、A1、A0进行译码,还原出Y0~Y7 ,则高位片禁止工作;当A3=1时,高位片74LS138(2)工作,还原出Y8~Y15 ,而低位片禁止工作。 模块八 逻辑门与组合逻辑电路 8.1组合逻辑电路的分析与设计 8.1.1 组合逻辑电路的分析 8.1.2 组合逻辑电路的设计 8.2常用中规模组合逻辑电路 8.2.1 编码器 8.2.2 译码器 8.2.3 数据选择器和数据分配器 8.2.4 数值比较器 小 结 本模块主要内容 8.1 组合逻辑电路的分析与设计 组合逻辑电路:输出仅由输入决定,与电路的原状态无关。 单输出组合逻辑电路:只有一个输出量。 多输出组合逻辑电路:含有一个以上的输出量。 组合逻辑电路框图 X1 Xn X2 Y2 Y1 Yn . . . . . . 组合逻辑电路 输入 输出 8.1.1 组合逻辑电路的分析 已知逻辑电路 确定 逻辑功能 逻辑图 1 分析步骤: 逻辑表达式 最简表达式 2 输入到输出逐级写出 3 化简 真值表 电路的逻辑功能 4 确定 例 1:组合电路如图,试分析其逻辑功能 A B . . A B . A . . A B

文档评论(0)

jgx3536 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6111134150000003

1亿VIP精品文档

相关文档