EDA技术及应用EDA技术及应用半期考试的答案201011.pptVIP

* * 半期考试题-2011-10 由下图 1）画出7选1多路通道选择器2）用CASE语句写出7选1程序 A、设计一个2选1多路通道 程序包 LIBRARY IEEE; USE EEE.STD_LOGIC_1164.ALL; ENTITY mux71 IS PORT ( a : IN STD_LOGIC_VECTOR(0 TO 6); s : STD_LOGIC_VECTOR (0 TO 2); q : STD_LOGIC STD_LOGIC_VECTOR(0 TO 6)); END ENTITY mux71; 结构体 ARCHITECTURE one OF mux71 IS BEGIN CASE S IS WHEN 〝000〞=q=a(0); WHEN 〝001〞=q=a(1); WHEN 〝010〞=q=a(2); WHEN 〝011〞=q=a(3); WHEN 〝100〞=q=a(4); WHEN 〝101〞=q=a(5); WHEN 〝110〞=q=a(6); WHEN 〝111〞=q=a(7); WNEN OTHES =NULL; END CASE; END ARCHITE CTURE one; 优先编码器 VHDL语言描述 优先顺序 h, g, f, LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY encoder IS --实体描 PORT (f,g,h : IN STD_LOGIC; q : OUT STD_LOGIC _VECTOR(2 DOWNTO 0)); END ENTITY encoder; ELSIF (H=ˋ1ˊ) THEN codout=〝101〞; ELSE codout=〝000〞; END IF; END ARCHITECTURE behaver; ARCHITECTURE behaver OF encoder IS－－结构体描述 BEGIN IF (h=ˋ1ˊ) THEN codout=〝110〞; ELSIF (g=ˋ1ˊ) THEN codout=〝100〞; 读下面程序，画出顶层图 和 模块实现结构图 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ARCHITECTURE behaver OF tri_state IS －－结构体描述 BEGIN PROCESS (control ) ENTITY tri_state IS --实体描 PORT ( d1,d2,d3,d4: INOUT STD_LOGIC _VECTOR(7 DOWNTO 0); q1,q2,q3,q4: INOUT STD_LOGIC _VECTOR(7 DOWNTO 0); control : IN STD_LOGIC; END ENTITY tri_state; BEGIN IF (control=ˋ0ˊ) WHEN q1=d1; q2=d2; q3=d3; q4=d4; ELSE d1=q1; d2=q2; d3=q3; d4=q4; END IF; END PROCESS; END behave; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY and_2 IS PORT (a,b: in std_logic; q: out std_logic); END ENTITY; ARCHITECTURE rtl OF and_2 IS BEGIN q=NOT (a OR b); END rtl; 二输入或非门 用4个D触发器—组成 4 位三态缓冲器 输入 D(1 TO 4) ; 时钟CLK ; 使能位 EN=1 输出 Q(1 TO 4); 用原件例化--写出程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164．ALL; USE I