AT0103与AP模组课程大纲-研究发展处.DOC

附件6 附件6 「前瞻技術精進課程」內容大綱—課程編號：AT-01課程中文名稱：處理器設計與實作英文名稱：Microprocessor design and implementation laboratory修習年級：大學部二/三年級每週授課時數：3 小時每週實作時數：3 小時學分：3 學分課程主持人國立成功大學電機工程系陳中和教授聯絡方式HYPERLINK mailto:chchen@.t \hE-mail:chchen@.tw Tel:06-2757575 ext 62394課程大綱一. 內容本實習教材, CPULAB (NCKU),可搭配大學部計算機組織課程實施，主要項目內容包 括： 可練習 MIPS and/or ARM 組語程式、C 與組語的關係、以 C 及 Verilog 撰寫 處理器功能模組、中斷程式的設計、pipelined CPU 中斷處理模組的設計、處理器系 統平臺的建置(on FPGA)、AMBA 匯流排 (on FPGA)、I/O 中斷控制器系統 (on FPGA)、I/O systems (on FPGA)。本教材依教育部補助智慧電子整合性人才培育計畫「處理器設計與實作課程」與實際上課需求，整合為十個連貫性的 LAB，每個 LAB 內部包含範例練習與實作項目，後者可依學生程度加以調整。本實習課教材約以講授 帶範例一小時，其餘時間由學生實作。計算機組織正課宜配合實習項目補充所需的背 景知識。本教材(LAB1 to LAB10)提供 MIPS ISS 執行檔、MIPS pipelined processor Modelsim work 目錄檔、 FPGA 檔與實驗題目的教師解答供參考使用。以上檔案可 在HYPERLINK .tw/ \h: .tw/ 下載。本教材亦同時提供 CPULAB (CCU) 與 CPULAB (NDHU)兩份講義做為輔助教材，可以 project 方式實施。課程大綱實驗模組週次單元主題內容綱要實驗主題平臺1/2Tools and Instruction Set DesignLearn to use the simulation tools and the imulatorsLearn basic IPS assemblyprogrammingLAB1: Use of ISS and C2A (6 hours)PC (Linux), Modelsim, MIPS cross compiler, Java3Instruction Set DesignC code to assembly code transformLAB2: Describe C code in MIPS assembly (3 hours)PC (Linux), Modelsim, MIPS cross compiler, Java4Instruction Set Implement ationImplement processor branch instruction unit.LAB 3: SystemC Implementation of Branch Instruction Function (3 hours)PC (Linux), Modelsim, MIPS cross compiler, Java5Instruction Set Implement ationImplement processor branch instruction unit in VerilogLAB 4: Verilog Implementation of Branch Instruction Function (3 hours)PC (Linux), Modelsim, MIPS cross compiler, Java6Instruction Set Implement ationImplement processor ALULAB 5: Verilog Implementation of Arithmetic Logic Unit ( ALU) (3 hours)PC (Linux), Modelsim, MIPS cross compiler, Java7/8Processor Interrupt and SystemInterrupt handler designLAB 6: MIPS CPUInterrupts handler ISR (3 to 6 hours)PC (Linux), Modelsim, MIPS cross compiler, Java9Processor Interrupt and SystemImplement pipelined processor inter