2013年EDA实验考试——沈斌.doc

用VHDL设计数字电压表并通过实验箱验证。 一、设计任务（功能） 1.测量范围 0—5V，精度为0.1。 2.2位数码管显示且显示小数点。 二、设计所用实验仪器（说明编号） 1.计算机Quartus II 8.0(32-Bit)编号2006592500 2.EDA试验箱编号2004228200 三、设计流程 (1).为本工程建立文件夹 1031340131 打开软件并新建一个设计文件输入所需文件建立底层文件 adcint.vhd , disp.vhd, scanselect.vhd 和tran.vhd 有底层文件画出顶层文件原理图 (2).编译文件并仿真 锁定引脚 (3).连接线路并下载 (4).进行硬件测试 设计流程的图形与文字简要描述 打开Quartus II 8.0(32-Bit) 四、设计原理 设计的各模块所实现的功能 1.用状态机实现对 ADC0809采样控制 ADC0809是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中，转换时间约100us，含锁存控制的8路多路开关，输出由三态缓冲器控制，单5v电源供电。 (1) .生成adcint并建立仿真波形文件 (2). 输入 adcint.vhd 文本并保存 指向工程编译并仿真 结果分析： 刚开始EOC为低电平时 状态机： St0为开始 St1CLK上升沿时WR置高电平将数据锁存 St2当EOC一直为低电平时等待转换 St3当EOC出现上升沿时的下一个CLK的上升沿RD置高电 平0809开始进行转换 St0转换结束等待锁存 St1当CLK上升沿时WR置高电平将数据锁存 St2等待下一个数据的转换 当CLK上升沿时跳转到上面的st3依次循环直到EOC出现下 降沿转换结束 2.4位数码扫描显示电路 每来一个时钟上升沿位选信号加一，使数码管依次点亮，段信号送入数码管使数码管显示相应符号，每一个位选信号对应一个数码管段信号（如上图，0对应3F......），如此周期性扫描，一秒内扫描次数大于24次，人眼即分辨不出数码管依次点亮，而看到2个数码管同时显示符号。 (1).建立disp VHDL程序文档 保存.....指向工程......写程序.....编译....... (2) .建立仿真波形文件观察仿真波形 结果分析： 当d输入0—9时，q对应输出为数码管的0—9的显示段码3F，06,5B,4F,66,7D,27,7F,6F。 当d输入大于9且小于F时，q输出一直为6F。 如此一直循环显示。 3.动态扫描电路 (1) .建立scanselect VHDL程序文档 保存.....指向工程......写程序.....编译........ (2) .建立仿真波形文件观察仿真波形 结果分析： 当CLK为下降沿时，SEL为高电平则dout输出In2，SEL为低电平则dout输出Int1。 4. tran电路 (1) .建立tran VHDL程序文档 保存.....指向工程......写程序.....编译........ (2) .建立仿真波形文件观察仿真波形 结果分析： 对D输入的从00—FF总共256个数据进行处理，划分为每五个数据为一组，每组为单位0.1，这样就将5伏电压分为50份，每份0.1伏。但是该仿真由于器件的延时，仿真出的分组有的不是很明确。 5.生成顶层原理图对顶层原理图进行文字描述说明 主要控制信号说明：ALE是3位是通道选择地址（ADDC，ADDB，ADDA）信号的锁存信号。当模拟量送至某一输入端（如IN1或IN2等），由3为地址信号选择，而地址信号由ALE锁存。EOC是转换情况状态信号，当启动转换约100us后，EOC产生一个负脉冲，以示转换结束。在EOC的上升沿后，若使输出使能信号OE为高电平，则控制打开三态缓冲器，把转换好的8位数据结果输至数据总线。至此ADC0809的一次转换结束。设目标器件是EPF10K10，ADC0809的转换时钟CLK已经事先接有500KHz的频率，下载目标文件后，可旋转实验系统左下角的电位器，以便为ADC0809提供变化的待测模拟信号，这时数码管8和7将显示ADC0809采样输出并被锁存的数字值（16进制）。在本实验中，cs是片选信号。由图可见，要想让0809工作，片选信号要置1.其中RD与WR分别对应读写信号。 锁定引脚，引脚对应关系附图： 对应的引脚为： CLK_AD Input PIN_52 CLK_SCAN