数字NUMBER电子学第8章.ppt

2003-2—2003.7 电子信息工程学院 姚远 一、IOB XC2064的IOB电路 它共有56个可编程I/O端 MUX1给出 信号 MUX1=0 IOB为输出 MUX1=0 IOB为输入 MUX2用于输入方式选择 选中 为异步方式 选中触发器为同步方式 二、CLB XC2064有64 个CLB，排成8×8矩阵 组合逻辑电路有4个输入端和两个输出端， 有三种不同组态 电子信息工程学院 *制作人：刘 岩 数字系统 设计基础 姚 远 只读存储器： ROM ROM—Read Only Memory (掩膜ROM) PROM---Programmable ROM (可编程ROM) EPROM---Erasable PROM (可擦除可编程ROM) E2PROM—Electriclly Erasable PROM (电可擦除可编程ROM) 随机存取存储器: RAM RAM--- Random Access Memory SRAM—Static Random Access Memory （静态RAM ） DRAM--Dynamic Random Access Memory (动态RAM ） Flash Memory 第八章 可编程逻辑器件 8.1 概述 8.2 PLD ( Programmable Logic Device )可编程逻辑器件 8.3 PLA （ Programmable Logic Array )可编程逻辑阵列 8.4 PAL ( Programmable Array Logic) 可编程阵列逻辑 8.5 GAL （General Array Logic) 通用阵列逻辑 8.6EPLD(Erasable Programmable Logic Device)可擦可编逻辑器件 8.7 FPGA(Field Programmable Gate Array)现场可编程门阵列 8.1 概述 与门 输出恒为 零的与门 或门 互补输出缓冲器 三态输出缓冲器 8.2 可编程逻辑阵列--- PLA 8.2.1 可编程逻辑阵列--- PLA D3 D2 D1 D0 A1 A0 或编程 与编程 1 0 0 1 1 1 0 0 1 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 D0 D1 D2 D3 A0 A1 PLA阵列 D3 D2 D1 D0 =P0=A0 A1 A0 或编程 与编程 PROM阵列 D3 D2 D1 A1 A0 或编程 与固定 1 0 0 1 3 1 1 0 0 1 0 2 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 D0 D1 D2 D3 Wi A0 A1 8.2.2 现场可编程逻辑阵列（FPLA） 时有 FPLA的基本电路结构 XOR=0 与 同相 XOR=1 与 反相 FPLA的异或输出结构 8.3 可编程阵列逻辑（PAL) 8.3.1 PAL的基本电路结构 或逻辑: 固定 与逻辑: 可编程 8.3.2 PAL的几种输出电路结构和反馈模式 一、专用输出模式 具有互补输出 所有设置的输出端只 能作输出使用 二、可编程输入/输出结构 处于工作状态 上的输入信号经 接 到与逻辑阵列 带有异或门的可变成输入/输出结构 当XOR=0 时 ，Y与S同相 当XOR=1 时 ，Y与S反相 三、寄存器输出结构 三态缓冲器和与－或逻辑阵列输出间串进D触发器 触发器输出经互补输出反馈到与逻辑阵列 四、异或输出结构 与－或逻辑输出端增加了异或门 保持 求反 五、运算选通反馈结构 产生 、 、 、 4个反馈变量， 并接至与逻辑阵列输入端。 8.3.3 PAL应用举例 例1用PAL判断四位二进制数DCBA的大小属于0～5、 6～10、11～15的哪一个区间. 解：在0~5 内 ；6~10 内 ；10~15内 真值表如下 化简后得： 需选用由4个输入端以上和3个以上输出端的器件， 故选用PAL14H4 例2 用PAL设计一个4位循环码计数器，要求 具有异步置零 和输出三态控制功能。 解：所用器件至少包含4个触发器，选用PAL16R4