电脑原理第三章存储器.ppt

第三章 存储器（P89）; §3.1 存储器概述;对存储器最基本的要求：容量大、速度快、价格低。;3.1.2 物理存储器与虚拟存储器;〔例〕32位地址线的计算机： 232＝220×210×22＝4千兆＝4G 但现在实际配的主存假设为512兆，即 512兆＝220×29 所以，32 位地址线寻址的是逻辑地址，29位地址线寻址的是物理地址。;3.1.3 存储器的分类;二、按存取方式来分：;3.1.4　　主存储器的技术指标;３．存储周期ＴＭ;　§3.2　半导体存储原理及芯片;１．静态ＭＯＳ存储位;　　Ｔ１、Ｔ２两个反相器交叉耦合构成一个双稳态触发器，可用于存储一位信息。 　　Ｔ３、Ｔ４分别作为负载管，相当于两个电阻。;（１）写入;（2）读出;2. 静态ＭＯＳ存储芯片举例;图6－2 2114SRAM芯片内部结构框图;一个位平面　２６×２４＝６４行×１６列＝１０２４个单元 每个单元有４位，即１０２４×４。;;（２）芯片引脚;（３）静态ＲＡＭ读写操作时序;写周期：;3.2.2　动态MOS存储位与芯片;（１）　写入，字选线加高电平，使门控管Ｔ导通； 　　　若要写０，则位线加０，电容Ｃｓ通过Ｔ对位线放电，呈低电平。 　　　若要写１，则位线为１，电容Ｃｓ充电。;“恢复”与“刷新”操作由灵敏恢复/读出放大器完成。;2.　DRAM结构;§3.3 主存储器容量的扩展;;〔例２〕用1K×4的SRAM存储芯片构造1K×8的存储器。;2. 字扩展; A9 … A0 ;3.　字位扩展;A9…A0 A9…A0 1K×4 1K×4 D3…D0 D3…D0;〔例５〕用16M×4位的存储器芯片，组成64M×8位的存储器空间系统。问（1）组成64M×8位的存储器需要多少根地址线？（2）已有16M×4位芯片有多少根地址线？（3）共用多少片16M×4位芯片，能组成64M×8位存储器？（4）画连线图。;;〔例６〕半导体存储器容量为7K×8位，其中固化区为4k×8位，可选用 EPROM芯片：2K×8/片。随机读/写区为3K×8，可选SRAM芯片：2K×4/片和1K×4/片。地址总线为A15~A0，双向数据总线为D7~D0， 控制读写。请设计并画出该存储器逻辑图，并注明地址分配与片选逻辑式及片选信号极性。;（２）地址分配与片选信号如下：;;　§3.4　高速缓冲存储器;一、地址映像;① 各自分块;③　每一区和Cache之间是一一对应的，即0块→0块，…　15块→15块。;图6—17　地址变换方法 　　　　　　 图6—16　Cache的直接映象;优点：比较容易实现，20位地址中能直接提取 Cache　 　　　的12位地址。;〔例１〕设一个Cache中有8个块，访问主存进行连续读操作的块地址序列为1110110、1111010、1110110、1111010、1110000、1100100、1110000、1110010。求每次访问主存后Cache块表的变换情况，设初始Cache为空。;〔例２〕：设有一个Cache的容量为8K字，每个块为32字，求 1. 该Cache可容纳多少个块？ 2. 如果主存的容量是128K字，则有多少个块？ 3. 主存的地址有多少位？Cache地址有多少位？ 4. 进行直接映象时，存储器的地址分成哪几段？各段分别有多少位？;2. 全相联映像－－内存中的每一块可以映像到 Cache中的任何块。;优点：较直接映像方式灵活，块冲突概率低，　 　　　Cache的利用率较高。;① 各自分块;③　Cache、主存再分组;图6—22　组相联映象的地址变换方法;　　在组相联方式中，如果每组只有一块，将成为直接映象方式；如果总共只有一组，将成为全相联方式。;Cache 的结构原理图;二、替换算法;三、Cache的读、写过程;〔例３〕设主存容量为２MB，有16KB直接映像的Cache，Cache的块大小为32B，解答下列问题：;(2) 主存容量为2MB，2MB=221，∴　主存的地址段为21位。 　　块大小为32B，∴　块内地址为5位; 2MB/16KB=221/214=27区，∴　区号为7位。; ;（５）∵ 1DE8F0H=0001 1101 1110 1000 1111 0000;例4 有一主存－Cache层次的存储器，其主存容量1MB， Cache容量64KB，每块8KB，若采用直接映像方式， 求： （1） 主存