第2节 arm7-9体系结构.ppt

第2章 ARM7/ARM9体系结构 主要内容 1.ARM简介 2.ARM7/9TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.1 ARM简介 ARM公司简介 2.1 ARM简介 ARM公司简介 2.1 ARM简介 RISC结构特性 2.1 ARM简介 ARM体系结构 2.1 ARM简介 常用ARM处理器系列 2.1 ARM简介 ARM Cortex系列简介 2.1 ARM简介 CortexTM-M3处理器简介 2.1 ARM简介 CortexTM-R4处理器简介 2.1 ARM简介 CortexTM-A8处理器简介 2.1 ARM简介 ARM7系列简介 2.1 ARM简介 ARM9系列简介 2.1 ARM简介 ARM9E系列简介 2.1 ARM简介 ARM10E系列简介 2.1 ARM简介 Xscale简介 2.2 ARM9TDMI 简介 2.2 ARM9TDMI 存储器的字与半字 2.2 ARM9TDMI 存储器的存储方式 2.2 ARM9TDMI 三级流水线 2.2 ARM9TDMI 三级流水线结构的指令执行顺序 2.2 ARM9TDMI 思考题 2.3 ARM模块框图 2.3 ARM内核框图 2.3 ARM功能框图 2.4 ARM处理器状态 处理器状态 2.4 ARM处理器状态 状态切换的一个例子 2.6 ARM内部寄存器 简介 2.6 ARM内部寄存器 在Thumb状态各模式下实际访问的寄存器 状态切换过程 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 Thank you! 未定义的指令异常 未定义指令异常是内部异常中断，当ARM处理器遇到一条自己和系统内部任何协处理器都无法执行的指令时，就会发生未定义指令异常，从而进入中断处理程序，同时软件可使用这一机制通过仿真未定义的协处理器指令来扩展ARM指令集。 在仿真失败的指令后，捕获处理器执行下面的指令： MOVS PC,R14_und 中止异常 中止表示当前对存储器的访问不能被完成，这是由外部ABORT输入信号引起的异常中断。中止类型有2种类型： 预取指中止：由程序存储器引起的中止异常； 数据中止：由数据存储器引起的中止异常。 预取指中止 当发生预取指中止时，ARM内核将预取的指令标记为无效，但在指令到达流水线的执行阶段时才进入异常。如果指令在流水线中因为发生分支而没有被执行，中止将不会发生。 在处理中止的原因之后，不管处于哪种处理器操作状态，处理程序都会执行下面的指令恢复PC和CPSR并重试被中止的指令： SUBS PC,R14_abt,#4 数据中止 当发生数据中止异常时，异常会在“导致异常的指令”执行后的下一条指令发生。在这种情况下，理想的状况是进入数据中止异常的ISR，然后在内存中挑选出问题，再重新执行导致异常的指令。 在修复产生中止的原因后，不管处于哪种处理器操作状态，处理程序都必须执行下面的返回指令 ： SUBS PC,R14_abt,#8 软件中断异常 软件中断异常(SWI)用于进入管理模式，通常用于请求一个特定的管理函数。SWI处理程序通过执行下面的指令返回： MOVS PC,R14_svc 这个动作恢复了PC和CPSR并返回到SWI之后的指令。SWI处理程序读取操作码以提取SWI函数编号。 中断延迟 中断延迟即从外部中断请求信号发出到执行对应的中断服务程序ISR的第1条指令所需要的时间。 通过软件程序设计来缩短中断延迟的方法有：中断优先级和中断嵌套。 ARM9TDMI 处