实用eda技术培训配置的硬件实验开发设备.pdf

实用EDA技术培训配置的硬件实验开发设备 一、 KX_7C5E+型EDA/SOPC 实验开发系统 （免费配送） （1）KX-7C5E+系统（图 1，简称 5E+系统）的主要硬件配置 ● Cyclone III 型 FPGA ，EP3C5E144C8 。含：约25 万门、5136 个逻辑宏单元 LCs （即5136 个可编程 D 触发器 和 5136 个组合电路模块或 5136 个查找表 LUT ）；43 万可编程嵌入式 RAM bit ；2 个锁相环（超宽超高锁相环输出 频率：1300MHz 至 2kHz ）。 ● Cyclone III 型 FPGA 的配置Flash 存储器：EPCS4 。 ● CPLD ：MAX EPM3032A-44PinTQFP 。 ● 显示模块：1602 字符液晶屏、3 数码管、8 发光管。 ● 接口组合 1：VGA 显示器接口、PS/2 键盘接口、PS/2 鼠标接口、RS232 串行接口。 ● 接口组合 2 ：USB 电源接口、JTAG 编程接口、DS18B20 数字温度计接口。 ● 接口组合 3 ：字符型液晶接口。可接 1602(2 行 16 字符) 、2004(4 行 20 字符) 、1604(4 行 16 字符)、含中文字 库 64X128 等液晶显示屏。 ● 接口组合 4 ：点阵液晶接口。可接 64X128 点阵型液晶显示屏； ● 接口组合 5：彩色液晶接口。可接 800X480 数字 TFT 彩色液晶屏； ● 接口组合 6 ：I/O 接口。6 个 10 针 I/O 接口座，1 个 14 针 I/O 接口座、TTL 输出口； ● 接口组合 7 ：专用输入口：2 个全局时钟输入口，其中一个是第 2 锁相环时钟口； ● 混合电压源：1.2V、2.5V 、3.3V、5V 混合电压源； ● 专用输入口：2 个全局时钟输入口，其中一个是第 2 锁相环时钟口； ● 其它：8 键、2 四位拨码开关、蜂鸣器；USB 电源线、RS23 通信线、4X4 键盘。 图 1 KX-7C5E+主系统 （2 ）KX-7C5E+主系统软核配置 ● 8051 单片机 IP 核：配置的 51 核属全兼容工业级 8051 CPU 核，主频最高可达 250MHz ，是传统 51 单片机的 20 倍，而 FPGA 资源仅 1800 个 LCs ，因此可在KX-7C5E+上实现 SOC 片上系统设计。 ● Nios II 核：Nios II 核是 32 位嵌入式处理器软核。基于此核以及 QuartusII9.0 和 SOPC Builder9.0,可于 KX-7C5E+ 系统上实现 SOPC 系统的开发和学习。 ● 8088 CPU 核：可于 KX-7C5E+上实现传统微机的 8088CPU 与 8255 核系统设计。 ● DSP 核：NCO(DDS)数控振荡器核、FIR 数字滤波器、FFT 等核。 ● DDS 函数信号发生器核：利用此核及 8051 核可以在 KX-7C5E+系统上演示全数字 DDS 函数信号发生器的所 有功能。更详细配置与功能可浏览网址： 。 （3 ）JTAG 口及FPGA 编程 图 1 左上角的 10 芯座是 JTAG 口（尽管加有抗高压静电措施，但尽量不要用手触碰端口）。可以利用 ByterBlasterMV 或 USB-Blaster 编程器对 FPGA 进行检测或配置，以及对 EPCS4 Flash 进行编程。为了提高电路的 抗干扰能力和更好地保护器件（可能的高压静电），没有安排AS 口，所以对EPCS4 编程必须使用间接编程方法。 （4 ）第 1 锁相环主时钟输入口 图 1 板上的 FPGA 左下角已标注：20MHz P22 ，即有一固定20MHz 时钟进入第 22 脚，此脚与 FPGA 内的第 1 个锁相环的输入时钟口相连，是最重要的时钟源！ （5 ）第2 锁相环时钟输入口 右侧有一单针输入口，上面标注：PLL2_CLK Pin91 。这是 FPGA 第 2 个锁相环时钟输入口(通常作普通输入口 或全局时钟输入口) 。如果要使用第2 个锁相环，必须将时钟从此口引入。可用一短线将左上侧一单针输出信号(旁 边标有 20MHz)引入。使用 PLL2_CLK Pin91 口须注意，要将红色拨码开关对应P91 的拨