- 1、本文档共15页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
嵌入式课程设计(数字频率计)
14 -
第一章概述
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号,方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中,由于其使用十进制数显示,测量迅速,精确度高,显示直观,经常要用到频率计。
本数字频率计将采用定时、计数的方法测量频率。测量范围在9kHz以下的方波,时基宽度为1us,10us,100us,1ms。用单片机实现自动测量功能。
基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对方波的频率进行自动的测量。
1.1 课程设计的基本原理
所谓频率,就是周期性信号在单位时间()内变化的次数,若在一定时间间隔内测得这个周期性信号的重复变化次数为,则其频率可表示为
图1数字频率计结构图
图1是数字频率计的组成框图。被测信号经放大整形电路变成计数器所要求的脉冲信号,其频率与被测信号的频率相同。时基电路提供标准时间基准信号,其高电平持续时间,当信号来到时,闸门开通,被测脉冲信号通过闸门,计数器开始计数,直到信号结束时闸门关闭,停止计数。若在闸门时间内计数器计得的脉冲数为,则被测信号频率。逻辑控制电路的作用有两个:一是产生锁存脉冲,使显示器上的数字稳定;二是产生清“0”脉冲,使计数器每次测量从零开始计数。
1.2系统设计要求
以单片机未核心设计一个数字频率计,有频率检测电路、单片机时钟电路、抚慰电路、数码管驱动电路、四位数码管电路5部分组成
可以测量9KHZ以下的方波
1.3设计方案确定
1. 硬件方案
硬件电路有5部分组成,既平率检测电路、单片机时钟电路、复位电路、数码管驱动电路、四位数马管电路。
各部分实现功能如下:
频率检测电路:进行频率检测并转换成数字信号。
单片机时钟电路、复位电路:单片机正常工作需要。
数码管驱动电路、四位数码管电路:用于测试的电压结果显示。
软件方案
本系统的软件部分主要完成功能:对脉冲的频率采集、计算及显示。
根据软件的功能划分软件设计模块,各模块的具体任务如下:
数码管显示模块:实现采集好的频率值的显示。
脉冲计数模块:把脉冲的频率检测出来。
第二章 数字频率计的硬件结构设计
2.1 系统硬件的构成
本频率计的数据采集系统主要元器件是单片机AT89C51,由它完成对待测信号频率的计数和结果显示等功能,外部还要有分频器、显示器等器件。可分为以下几个模块:放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD显示模块。各模块关系图如图2所示:
图2 数字频率计功能模块
2.2 系统工作原理图
图3 数字频率计系统工作原理图
2.3 AT89C51单片机及其引脚说明
89C51是一种高性能低功耗的采用CMOS工艺制造的8位微控制器,它提供下列标准特征:4K字节的程序存储器,128字节的RAM,32条I/O线,2个16位定时器/计数器, 一个5中断源两个优先级的中断结构,一个双工的串行口, 片上震荡器和时钟电路。
引脚说明:
·VCC:电源电压
·GND:地
·P0口:P0口是一组8位漏极开路型双向I/O口,作为输出口用时,每个引脚能驱动8个TTL逻辑门电路。当对0端口写入1时,可以作为高阻抗输入端使用。
当P0口访问外部程序存储器或数据存储器时,它还可设定成地址数据总线复用的形式。在这种模式下,P0口具有内部上拉电阻。
在EPROM编程时,P0口接收指令字节,同时输出指令字节在程序校验时。程序校验时需要外接上拉电阻。
·P1口:P1口是一带有内部上拉电阻的8位双向I/O口。P1口的输出缓冲能接受或输出4个TTL逻辑门电路。当对P1口写1时,它们被内部的上拉电阻拉升为高电平,此时可以作为输入端使用。当作为输入端使用时,P1口因为内部存在上拉电阻,所以当外部被拉低时会输出一个低电流(IIL)。
·P2口:P2是一带有内部上拉电阻的8位双向的I/O端口。P2口的输出缓冲能驱动4个TTL逻辑门电路。当向P2口写1时,通过内部上拉电阻把端口拉到高电平,此时可以用作输入口。作为输入口,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出电流(IIL)。
P2口在访问外部程序存储器或16位地址的外部数据存储器(例如MOVX @ DPTR)时,P2口送出高8位地址数据。在这种情况下,P2口使用强大的内部上拉电阻功能当输出1时。当利用8位地址线访问外部数据存储器时(例MOVX @R1),P2口输出特殊功能寄存器的内容。
当EPROM编程或校验时,P2口同时接收高8位地址和一些控制信号。
·P3口:P3是一带
文档评论(0)