共闸差动式E类功率放大器设计模拟和布局.PDF

第四章 共閘差動式 E類功率放大器設計、模擬和佈局 ___________________________________________________________________________________ 第 四 章 共閘差動式E 類功率放大器 設計、模擬和佈局 4.1 CMOS製程的高頻元件模型和限制 近幾年來，隨著金氧半場效電晶體的長足進展，使的 CMOS 製程技術更趨成 熟，主動元件的截止頻率也都能夠達到高頻的要求，以本篇論文所使用的台積電 0.18µm CMOS製程為例，其截止頻率以高達45GHz，足以用來設計高頻電路，因 此採用CMOS製程來設計高頻電路已逐漸成為趨勢。 在設計 IC 電路時，一般是由晶圓廠提供相關的元件模型供我們使用，以電 晶體來說，其中包含了小訊號模型、大信號模型和 RF 模型，而進行模擬時，則 將這些廠商提供的元件模型，套入模擬軟體中。同樣的，在做佈局時也必需遵守 晶圓場所提供的設計準則（DRC）去做電路的佈局，如此才能保證製作出來的元 件特性和模擬的結果相似。當然有時候晶圓場提供的元件不一定能滿足我們的需 求，此時就必需藉由下測試電路（test key）來得到符合我們需求的高頻元件模 型，下面我們將介紹在高頻電路上常用到的元件模型[20，21]。 4.1.1 電晶體高頻元件 為了使電晶體能在高頻正常工作，符合元件的高頻操作特性，如截止頻率 （cut-off frequency）、雜訊指數（noise figure）、功率增益截止頻率（f max ）、 絕緣度（isolation）等，在設計電晶體佈局時有一些方法可以達到要求： - 60 - 第四章 共閘差動式 E類功率放大器設計、模擬和佈局 ___________________________________________________________________________________ 1.因為雜訊指數、功率增益截止頻率和閘極電阻成正比，因此在電晶體佈局 上採用多指叉狀（multifinger）的佈局方式（圖4.1），以降低閘極電阻。 圖4.1 多指叉狀佈局示意圖 2.關於元件的截止頻率，降低 C gs可以提高截止頻率，同時降低 C gd可以提 高隔離度，所以在佈局時，減少閘極端與源極端和汲極端的重複跨接部 分，可降低Cgs和C gd 。 圖4.2附上電晶體高頻模型，以供參考。 圖4.2 電晶體高頻等效模型圖 - 61 - 第四章 共閘差動式 E類功率放大器設計、模擬和佈局 ___________________________________________________________________________________ 4.1.2 電感的高頻模型 在無線通訊電路的IC設計中，最常使用的電感就是平面螺旋式電感（spiral inductor），但其 Q 值不高，和耗費晶片面積過大的缺點是一直為人所詬病的， 而在功率放大器的設計中，因為輸出端的瞬間峰值電流極大，所以在螺旋式電感 的使用上，就又多了電流負載能力限制，因此一般在設計功率放大器時，輸出端 電感通常都會採用外接元件的方式來達成。在本篇論文中，會使用到的電感主要 分為下面兩類： 1.螺旋電感： 在目前的 CMOS IC 製程中使用最頻繁的電感，可是其