基于硬件逻辑的网络编码编解码算法Co-decodealgorithmofnetwork.PDF

第33 卷第7 期 通 信 学 报 Vol.33 No. 7 2012 年7 月 Journal on Communications July 2012 基于硬件逻辑的网络编码编解码算法 1 1 1 1 1 1 2 2 李挥 ，张明龙 ，尘福兴 ，侯韩旭 ，潘凯 ，王蔚 ，袁虎声 ，孙涛 （1. 北京大学深圳研究生院 深圳市云计算关键技术和应用重点实验室，广东深圳 518055； 2. 深圳大学城网络信息中心，广东 深圳 518055 ） 摘 要：提出了一种基于硬件逻辑实现的通用网络编码编解码算法。编码算法运用随机线性网络编码对数据分组 进行编码，解码算法则运用克莱默法则进行解码。对编码器和解码器的算法和结构进行了详细的设计，并最终运 用硬件描述语言在NetFPGA 开发板上实现了该设计。测试结果表明，与传统的路由节点相比，使用线速的网络编码编 解码器的网络能够达到最大流最小割定理所确定的流量极限，并且端到端的传输延迟稳定在一个很小的常数上。 NetFPGA 关键词：网络编码；编码器；解码器； 中图分类号：TN762 文献标识码：A 文章编号：1000-436X(2012)07-0001-08 Co-decode algorithm of network coding with hardware logic 1 1 1 1 LI Hui , ZHANG Ming-long , CHEN Fu-xing , HOU Han-xu , PAN Kai1 1 2 2 , WANG Wei , YUAN Hu-sheng , SUN Tao (1. Shenzhen Key Lab of Cloud Computing Technology and Application, Shenzhen Graduate School, Peking University, Shenzhen 518055, China; 2. Network Information Center of Shenzhen University Town, Shenzhen 518055, China) Abstract: Practical general coder and decoder of network coding (NC) with HDL (hardware description language) logic for wire-speed nodes was presented. The NC coders applied random linear network coding (RLNC) and the decoders recovered the original packets by Cramer’s rule. The structures and algorithms of NC coder and decoder were designed in detail and