第九章运算放大器_2011（课件）.ppt

模拟CMOS集成电路设计第九章 运算放大器 运放的基本概念 运放的性能参数 运放增益：一般指运放的开环增益，在直流偏置的情况下，在输入加一小信号，即做 AC分析，得到输出电压与输入电压之比，通常用 dB来表示。 运放的性能参数 开环增益对闭环系统精度的影响 运放的性能参数 开环增益对闭环系统精度的影响 运放的性能参数 βA称为环路增益，是反馈系统中一个很重要的量。从式可以看出βA越大，静态误差越小。另一方面，可以通过增大A或β来使闭环增益更加精确。 运放的性能参数 计算环路增益 开环增益仿真配置 运放的性能参数 开环增益对闭环系统精度的影响 运放的性能参数 小信号带宽 ：运放的高频特性在许多应用中起重要作用。例如，当工作频率增加时，开环增益开始下降，在反馈系统中产生更大的误差。信号带宽通有两种不同的方法定义：单位增益频率fu和3-dB频率f3-dB 放大器的单位增益带宽 运放的性能参数 小信号带宽和建立时间的关系 运放的性能参数 小信号带宽和建立时间的关系 运放的性能参数 小信号带宽和建立时间的关系 运放的性能参数 运放的性能参数 大信号频率特性 运放的性能参数 输出摆幅：指在特定负载条件下，运放能输出的最大电压幅度，即输出摆幅 运放的性能参数 噪声与失调：运放的输入噪声和失调确定了能被合理处理的最小信号电平。 单级运放 单级运放 单位增益缓冲器的输入共模电平范围以及闭环输出阻抗 单级运放 闭环输出阻抗 闭环输出阻抗 高增益单级运放电路 采用共源共栅结构可以提高增益 套筒式共源共栅运放 缺点是很难以输入和输出短路的方式实现单位增益缓冲器 高输出摆幅的套筒式共源共栅运放 三层叠共源共栅 折叠式共源共栅结构 套筒式共源共栅运放的缺点是较小的输出摆幅和很难使输入与输出短路，为减小这些不利因素可以采用一种“折叠式共源共栅”运放。 这种折叠结构的主要优点在于对电压电平的选择，因为它在输入管上端并不“层叠”（stack）一个共源共栅管 差动折叠式共源共栅结构 差动折叠式共源共栅结构 差动折叠式共源共栅结构 差动折叠式共源共栅结构 差动折叠式共源共栅结构 差动折叠式共源共栅结构 差动折叠式共源共栅结构 折叠点的区别 NMOS差动输入折叠式共源共栅结构 NMOS差动输入折叠式共源共栅结构 套筒式与折叠式共源共栅比较总结 折叠式运放与套筒式运放相比，输出摆幅 相对比较大（比套筒式运放少折叠一个 MOS管)，这是以较大功耗、较小的增益、 较小的带宽和较大的噪声获得的。但是折 叠是结构能够直接接成跟随器的形式，而 套筒式则不能；而且折叠式运放输入共模 电平更容易选取 单级运放 单级运放 单级运放 单级运放 单级运放 为提高增益，我们可以增加晶体管的栅长、栅宽或减小其偏置电流。实际上，速度或噪声的要求可以确定偏置电流，因而仅剩下管子尺寸是变化量。当然，每个管子的宽度，必须以其长度定标，以保持过驱动电压不变。 由于M1-M4在信号通路上，希望它们的电容保持最小值。另一方面，PMOS器件M5-M8对信号的影响小得多，因此可以加大尺寸。这几个管子的长度和宽度都增加1倍，实际上它们的gmrO也增加1倍，因为gm不变而rO增加了1倍。如果选择（W/L）5-8=1111m/1.0m，则lada=0.1V-1，可得Av≈4000。 单级运放 两级运放 所研究的运放大多呈现出一级的特性，使输入对管产生的小信号电流直接流过输出阻抗。因此这些电路的增益被限制在输入对管的跨导与输出阻抗的乘积。同时我们还看到，这些电路的共源共栅提高了增益，而限制了输出摆幅。在一些应用中，共源共栅运放提供的增益和（或）输出摆幅均不满足要求。例如，助听器中的运放必须在0.9V的低电源下工作而单端输出的摆幅大到0.5V。为此，我们寻找两级运放；第一级提供高增益；第二级提供大的摆幅。与共源共栅运放相反，两级结构把增益和摆幅的要求分开处理。 两级运放 图中的每一级均可用前面几节研究过的放大器。但第二级是简单的共源级的典型结构，以提供最大的输出摆幅。 两级运放 两级运放 差分两级运放 要得到高增益，第一级可插入共源共栅器件 单端输出两级运放 多级运放 我们能否级联比两级更多的级数来达到高增益呢？每一级增益在开环传输函数中会引入至少一个极点，在反馈系统中使用这样的多级运放很难保证系统稳定。因此，很少用多于两级的运放。 增益提高(自举型放大器） 利用负反馈提高小信号输出电阻：在像套筒式和折叠式共源共栅这样的一级运放中，我们的任务是使输出阻抗最大以达到高的电压增益。增益提高的想法是要进一步增加输出阻抗而不增加更多的共源共栅器件。 增益提高 检测输出电流并把电流转换为电压。我们观察到，在rO1两端产生的小信号电压正比于输出电流，这表明，可以从Vb减去这个电压，使得可以