（毕业设计论文）《时钟缓冲器基础》.doc

本科毕业设计 英文翻译 专业名称 微电子学 学生姓名 指导教师 完成时间 2012.06.10 时钟缓冲器基础 时钟是当今所有电子设备的基本构件。对于同步数字系统中的所有数据转换，都有一个控制寄存器的时钟。大多数系统使用晶体、频率时序发生器（FTG）或廉价的共鸣器，为同步系统产生精确的时钟脉冲。此外，时钟缓冲器用于复制多个时钟、倍频和分频，甚至可以在时间上提前或滞后时钟边沿。在过去几年，已经建立了很多时钟缓冲解决方案来解决当今的高速逻辑系统中亟待解决的很多难题。这些难题有：较高的工作频率和输出频率、从输入到输出的传送延时、引脚之间输出到输出的偏斜、周期差抖动和长期抖动、扩展频谱、输出驱动强度、I/O电压标准和冗余度。因为时钟器是系统中最快的信号，且通常工作负荷最大，因此在建立时钟树时应特别注意。在本章，我们简单介绍不带锁相环和带锁相环的缓冲器的基本功能，并说明如何使用这些器件来解决高速逻辑设计难题。 在当今常见的同步设计中，驱动各种元件通常需要多个时钟信号。要复制所需数量的时钟，需要建立时钟树。时钟树从一个时钟脉冲源（如振荡器或外部信号）开始，驱动一个或多个缓冲器。缓冲器的数量通常取决于目标器件的数量和位置。 以前是使用普通逻辑元件作为时钟缓冲器。这在当时已经是足够了，但是他们对保持时钟信号的完整性作用不大。实际上，它们还会对电路造成损害。随着时钟树速度的增加和时序宽裕度的减小，传送延时和输出偏斜变得愈加重要。在下几节中，我们将讨论这些旧器件，并解释它们为什么不能满足当今的设计需要。接下来是与现代缓冲器有关的常见术语的定义。最后，我们总结现代缓冲器带锁相环和不带锁相环时的属性。常用作时钟脉冲源的频率时序发生器（FTG）是一种特殊类型的带锁相环时钟缓冲器。 ◆偏斜 偏斜是指定同时发生的两个信号在到达时间上的差异。偏斜包括驱动器件的输出偏斜和由电路板线路的布线差异引起的电路板延时的差异。由于时钟信号驱动系统中的很多元件，而且由于所有这些元件为了达到同步必须同时接收到时钟信号，时钟信号到达目的地的任何时间差异都将直接影响系统性能。偏斜通过改变时钟边沿的到达来直接影响系统宽裕度。因为同步系统中的元件要求时钟信号同时到达，时钟偏斜减少信息在从一个器件传送到下一个器件所需的周期。 随着系统速度的增加，时钟偏斜在总周期中所占的比例越来越大。当周期是50ns时，设计时基本上无需考虑时钟偏斜。它可以占到周期的20%，而不会产生任何问题。当周期降到15ns或更小时，时钟偏斜需要的设计资源量就会增加。通常情况下，这些高速系统的时序预算中仅有10%可用于时钟偏斜，因此很明显，必须将时钟偏斜减小。 有两种类型的时钟偏斜影响系统性能。时钟驱动器造成内部偏斜，而PCB布线和设计被称为外部偏斜。本书稍后将讨论时钟树的外部偏斜和布局程序。 tSKEW_INTRINSIC = 器件引起的偏斜 tSKEW_EXTRINSIC = PCB + 布线＋ 工作环境引起的偏斜 tSKEW = tSKEW_INTRINSIC + tSKEW_EXTRINSIC 内部时钟偏斜是由时钟驱动器或缓冲器自身引起的偏斜量。除了时钟驱动器数据手册上的规范外，电路板布线或任何其他设计问题不会引起内部偏斜。 ◆输出偏斜 输出偏斜也称为引脚到引脚的偏斜。输出偏斜是同一器件上同一跃迁的任何两个输出延时之间的差值。JEDEC将输出偏斜定义为单一器件的指定输出之间的偏斜，该器件的所有驱动输入连接在一起，输出在同一方向切换，并驱动相同的指定负载。图2.2和图2.3显示的时钟缓冲器带共同输出Cin，并驱动输出Co1_1到Co1_n。输出上升沿之间的绝对最大差值指定为“输出偏斜”（tSK）。目前，高性能时钟缓冲器中的常见输出偏斜约为200ps。 ◆器件到器件的偏斜 器件到器件的偏斜也称为封装偏斜和器件到器件的偏斜。器件到器件的偏斜类似于输出偏斜，只是它用于两个或多个相同的器件。器件到器件的偏斜被定义为在相同环境下工作的两个独立器件的任何指定输出之间的传送延时之差。这些器件必须由相同的输入信号、电源电压、环境温度、封装、负载、环境等等、图2.4通过前述示例解释了tDSK。目前的高性能缓冲器的典型元件到元件偏斜约为500ps。 ◆传送延时 传送延时（tpd）是当输出从一个指定的电平（低）改变到另一个电平（低）时，输入和输出电压波形上的指定基准点之间的时间。图2.3解释了传送延时。当今高性能器件中非带锁相环的器件的延时是3到7ns。在相位检测器、环路滤波器和VCO的帮助下，带锁相环的缓冲器能消除此传送延时。 ◆负载不均衡 当使用高速时钟缓冲器或带锁相环时，必须要特别小心，一定要使器件的各输出负载相等