哈工大版计算机组成原理第4章---总线技术.ppt

第4章---总线技术 第4章 总线技术----4.5 总线标准 ①工作频率为8MHz左右 二、多总线结构 采用多种速率不同的总线，将工作速度相差较大的设备挂在不同的总线上， 低速总线作为高速总线的一个设备工作。 1. 双总线结构 主存总线 I/O总线 （高速总线） （低速总线） 通道 具有特殊功能的处理器 由通道对I/O统一管理 I/O接口 设备n … … I/O接口 设备0 CPU 主存 含义 第4章 总线技术----4.6 总线结构 主存总线和DMA总线不能同时对主存进行存取； 二、多总线结构 2. 三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 设备1 设备n 高速外设 I/O接口 I/O接口 I/O接口 … … 任一时刻只能使用一种总线； I/O总线只有在CPU执行I/O指令时才用到。 √ √ √ 特点 第4章 总线技术----4.6 总线结构 特点 3. 三总线结构（另一种形式） 系统总线 局部总线 扩展总线 局域网 CPU Cache 扩展总线接口 Modem 串行接口 SCSI 局部I/O控制器 主存 I/O 与主存之间通信不经过CPU ； 可以挂接更多的I/O设备 ； 扩展总线与系统总线可进行信息传递。 √ √ √ 第4章 总线技术----4.6 总线结构 系统总线 局部总线 高速总线 扩展总线 主存 扩展总线接口 局域网 SCSI 多媒体 CPU 调制解调器 串行接口 FAX 图形 Cache/桥 高速设备与CPU联系紧密，也可更加独立的工作； 系统模块化程度更加清晰。 √ √ 特点 4. 四总线结构 第4章 总线技术----4.6 总线结构 第四章 总线技术 作业讲解 设数据总线上接有A、B、C、D4个寄存器，要求选用合适的74系列芯片， 完成下列逻辑设计： （1）设计一个电路，在同一时间实现D→A、D→B、和D→C寄存器间的传送。 （2）设计一个电路，实现下列操作： T0时刻完成D→总线 T1时刻完成总线→A T2时刻完成A→总线 T3时刻完成总线→B 3.12 （1）总线唯一性 ①任一时刻，只能有一个方向的信息流动，不允许有相向行为。 即可以 一发一收 一发多收 ,不可以 多发一收 多发多收 ②挂接在总线上的主设备，在任意时刻只允许有一个主设备向总线上发送数据 ③即利用总线传输信息时要保证信息的唯一性（即不能有一个以上器件向总线发送信息） （2）寄存器工作特性 基于触发器结构的存储部件在存入数据时，需要（瞬时）脉冲的（打入）控制 （3）关于三态门 （3）三态门 输出端的逻辑高电平和逻辑低电平输出随输入和电路本身的逻辑决定， （输入）缓冲器 A A A 三态门/三态缓冲器 控制端 1：三态门开通 0：三态门关断 当控制端 = 名称 符号 控制逻辑 1 2 3 指输出有三种状态: 逻辑高电平(TTL逻辑+5V，即逻辑‘1’) 逻辑低电平(TTL逻辑0V,即逻辑‘0’) 高电阻状态 三态门由一个控制线进行控制，有的为高电平有效，而有的为低电平 有效，有效时输出随输入而变化，无效时则成高阻状态。 三态门 1 2 有两个输出，一个是原值， 另一个是非值 名称 符号 控制逻辑 3 第四章 总线技术 作业讲解 解 BUS 控制端 D A B C 脉冲控制端 （1） 第四章 总线技术 作业讲解 解 BUS 控制端 D A B （2） 控制门 控制端 控制门 T0→ T1→ ←T2 ←T3 第四章 总线技术 作业讲解 （ ） 在一个32位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输 3.15 解 周期为4个时钟周期，试计算总线的最大数据传输率。 总线在传输工作中，有自己的基础时钟频率 总线传输周期：总线完成一次数据传送所用的时间 总线传输频率：单位时间内总线完成数据传输的次数 32/8 66MHZ 1 × 4 = 66MB/S 第四章 总线技术 作业讲解 2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。 在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、 3.16 解 （1）波特率 单位时间内传送的二进制信号数（它直接用来与表示一个二进制数据位的 持续时间有关） 波特率 = ———————————— 二进制位持续时间 1 （2）比特率 它用单位时间内传输的二进制代码的有效位(bit)数来表示 比特率=波特率X单个调制状态对应的二进制位数 波特率 = 120×（1+8+1+2） = 1440bps 比特率= 1440 ×—————— = 960bps 12 8 第四章 总线技术 作业讲解 复习参考题 第1~2 题 第5~6题 第9~10题 第13~14题 第3~4题 第7~8题 第11~12 题