《计算机组成原理_唐朔飞1-5章_》课件.ppt

计算机组成原理 白全海 QQ：1627380873 手机 课程性质 课堂纪律 关于点名 考试形式 第１章 计算机系统概论 第１章 计算机系统概论 1.1 计算机系统简介 1.2 计算机的基本组成 1.3 计算机硬件的主要技术指标 1.4 本书结构 1.4 本书结构 1.4 本书结构 1.4 本书结构 第２章 计算机的发展及应用 2.1 计算机的发展史 2.2 计算机的应用 第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 第４章 存 储 器 4.1 概 述 4.2 主存储器 习题： 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号，R/W作读写命令信号，自选各类存储芯片，画出CPU与存储芯片的连接图。要求： ??? 1. 最大8K地址是系统程序区，与之相邻的8K地址是系统程序工作区，最小16K地址为用户程序区。 ??? 2. 写出每片存储芯片的类型及地址范围（用十六进制数表示）。 ??? 3. 用138译码器或其它门电路（门电路自定） 详细画出存储芯片的片选逻辑。 通常主存储器由RAM和ROM组成，试用下图所示的两种芯片（ 2732和 6264）设计一个 8位微机系统的主存储器。 要求：系统程序区 8 K，从0000H地址开始；用户程序区40K，从4000H地址开始。请指出每种芯片各需要多少块？写出各芯片的地址分配，画出该存储器的逻辑框图（注意地址线、数据线和控制线的连接）。 ??? 提示：首先根据芯片的管脚图确定出每个芯片的类型（RAM或ROM）和芯片的容量。 注： A．——地址线； Oi 或Di——数据 线；CE——片选线； ?? OE ——输出允许线或读允许线： WE——写允许线； NC——未用。 4.3 高速缓冲存储器 4.4 辅助存储器 第５章 输入输出系统 5.1 概 述 5.2 I/O设备 5.3 I/O 接 口 5.4 程序查询方式 5.5 程序中断方式 5.6 DMA 方式 谢谢！ (4) Cache –主存系统的效率 效率 e 与 命中率 有关 设 Cache 命中率 为 h，访问 Cache 的时间为 tc ， 访问 主存 的时间为 tm 4.3 则 e = × 100% tc h × tc+ (1－h)× tm 访问 Cache 的时间 平均访问时间 e = × 100% 3. Cache 的基本结构 4.3 Cache 替换机构 Cache 存储体 主存Cache 地址映射 变换机构 由CPU完成 4. Cache 的 读写 操作 访问Cache 取出信息送CPU 访问主存 取出信息送CPU 将新的主存块 调入Cache中 执行替换算法 腾出空位 结束 命中？ Cache满？ CPU发出访问地址 开始 是 否 是 否 读 4.3 Cache 和主存的一致性 4. Cache 的 读写 操作 写 4.3 写直达法（Write – through） 写回法（Write – back） 写操作时数据既写入Cache又写入主存 写操作时只把数据写入 Cache 而不写入主存 当 Cache 数据被替换出去时才写回主存 写操作时间就是访问主存的时间，读操作时不 涉及对主存的写操作，更新策略比较容易实现 写操作时间就是访问 Cache 的时间， 读操作 Cache 失效发生数据替换时， 被替换的块需写回主存，增加了 Cache 的复杂性 5. Cache 的改进 (1) 增加 Cache 的级数 片载（片内）Cache 片外 Cache (2) 统一缓存和分立缓存 指令 Cache 数据 Cache 与主存结构有关 与指令执行的控制方式有关 是否流水 Pentium 8K 指令 Cache 8K 数据 Cache PowerPC620 32K 指令 Cache 32K 数据 Cache 4.3 字块2m－1 字块2c+1 字块2c+1－1 字块2c +1 字块2c 字块2c－1 字块1 字块0 … … … 主存储体 字块 1