概述-精选.ppt

2. 工作原理及逻辑功能 Q Q SD RD G1 G2 输出状态不定(禁用) 不 定 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 触发器置 0 1 0 触发器置 1 0 1 触发器保持原状态不变 不 变 0 0 1 1 　　输出既非 0 状态，也非 1 状态。当 RD 和  SD 同时由 0 变 1 时，输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。 特性表 3. 逻辑功能的特性表描述 次态 现态 指触发器在输入信号变化前的状态，用 Qn 表示。 指触发器在输入信号变化后的状态，用 Qn+1 表示。 　　触发器次态与输入信号和电路原有状态之间关系的真值表。 基本 RS 触发器工作原理动画演示 0 0 0 0 1 × 触发器状态不定 0 × 1 0 1 0 1 0 0 触发器置 0 0 0 1 0 1 1 0 1 触发器置 1 1 1 1 1 1 0 0 1 1 触发器保持原状态不变 说 明 Qn+1 Qn SD RD 基本 RS 触发器特 性表的简化表示 Qn 1 1 1 0 1 0 1 0 不定 0 0 Qn+1 SD RD 与非门组成的基本 RS 触发器特性表 置 0 端 RD 和置 1 端 SD 低电平有效。 禁用 RD = SD = 0。 称约束条件 注意 波形分析举例 解： [例] 设下图中触发器初始状态为 0，试对应输入波形 画出 Q 和 Q 的波形。 Q Q SD RD S R SD RD 保持 初态为 0，故保持为 0。 置 0 保持 Q Q 置 1 (二)基本 RS 触发器的两种形式 特 性 表 Qn 1 1 1 0 1 0 1 0 不定 0 0 Qn+1 SD RD 不定 1 1 0 0 1 1 1 0 Qn 0 0 Qn+1 SD RD Q Q SD RD S R Q Q SD RD S R 逻 辑 符 号 置 0、置1 信号低电平有效 置 0、置1 信号高电平有效 注意 　　弄清输入信号是低电平有效还是高电平有效。 (三)基本 RS 触发器的优缺点 优点 缺点 电路简单，是构成各种触发器的基础。 1. 输出受输入信号直接控制，不能定时控制。 2. 有约束条件。 二、同步触发器 Synchronous Flip - Flop 　　实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。 CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。 　　具有时钟脉冲控制的触发器称为时钟触发器， 又称钟控触发器。 同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。 (一)同步 RS 触发器 Q Q G1 G2 S R G3 G4 CP Q3 Q4 (一)同步 RS 触发器 工作原理 ★ CP = 0 时，G3、G4 被封锁，输入信号 R、S 不起作用。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。 ★ CP = 1 时，G3、G4 解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。 0 1 1 1 S R 1. 电路结构与工作原理 基本 RS 触发器 增加了由时钟 CP 控制的门 G3、G4 Q Q 1S C1 1R Q Q G1 G2 S R G3 G4 CP Q3 Q4 不定 1 1 0 0 1 1 1 0 Qn 0 0 Qn+1 S R RS功能 R、S 信号高电平有效 S SD R RD RD SD 2. 逻辑功能与逻辑符号 　　异步置 0 端 RD 和异步置1 端 SD 不受 CP 控制。 　　实际应用中，常需要利用异步端预置触发器值 (置 0 或置 1)，预置完毕后应使 RD = SD = 1。 RD CP R Q Q 1S S C1 CP R 1R R S VCC RD S 解： [例] 试对应输入波形画出下图中 Q 端波形。 原态未知 Q VCC RD RD 3. 同步 RS 触发器的特性表与特性方程 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 1 0 0 0 1 1 1 1 × 0 × 1 Qn+1 Qn S R 特 性 表 同步RS触发器Qn+1的卡诺图 R SQn 0 1 00 01 11 10 × × 1 1 1 特性方程 RS = 0(约束条件) RS 触发器功能也可用特性表与特性方程来描述。 　　特性方程指触发器次态与输入信