PwerPC处理器原理介绍费下载.ppt

PowerPC处理器APU控制器 名字 位 描述 CRFieldEn 18:20 选择指令影响PowerPC CR的哪些位域 - 21:25 硬件编码0b0000 Type 26:27 定义指令类 DCRRegPtr 28:30 保留为DCR UDI寄存器寻址 UDIEn 31 使能该UDI配置的APU控制器译码 PowerPC处理器APU控制器 　　APU控制器通用配置寄存器有自己的DCR地址，能使 用通常的DCR访问进行读写。8个UDI寄存器共享一个 DCR地址用于访问。一个UDI寄存器指针允许独立的访问 每个寄存器。 APU控制器内部运行和PowerPC时钟一样的速度。它 接收到FCM时钟，CPMFCMCLK。用于同步信号去/从 FCM。APU在这两个时钟间自动检测时钟比例系数。 PowerPC处理器OCM控制器--OCM DCR控制寄存器 1)在DSOCM中有DSARC和DSCNTL两个寄存器； 2)在ISOCM中有ISARC，ISCNTL，ISINIT和ISFILL四个寄存器。 在使用DSOCM/ISOCM寄存器前，DSARC/ISARC，DSCNTL/ISCNTL控制寄存器必须被初始化。有两种方法来初始化这些寄存器： 1) 使用DCR汇编指令（mtdcr，mfdcr）访问所有六个OCM控制寄存器。 2) 在处理器模块指定相关的输入端口。 PowerPC处理器OCM控制器--OCM DCR控制寄存器 ISINIT/ISFILL寄存器用于指令侧的OCM存储器的内 容初始化和软件调试。 1）在Virtex-II pro，在系统初始化时，使用ISINIT和 ISFILL寄存器，允许处理器写指令到ISOCM存储器阵列 2）在Virtex-4，使用ISINIT和ISFILL寄存器，允许处 理器写/读指令到ISOCM存储器阵列 PowerPC处理器OCM控制器 2、DSOCM控制器加载/存取操作 DSOCM控制器，在一个加载指令时，接受来自处理 器的一个地址和相关的控制信号，然后传递一个有效的地 址到DSOCM的FPGA结构或BRAM接口。对于存取指令， 来自处理器的有效地址，伴随着存储数据和相关的控制信 号。DSOCM控制器在地址最高8位执行指令译码来确定是 加载/存储指令。 对于DSOCM连接非存储器外设，设计者必须知道 OCM特定的行为：执行重排序和旁路存储数据。 PowerPC处理器OCM控制器 3、ISOCM控制器取指操作 在取指周期，ISOCM控制器接受来自处理器的一个 地址和相关的控制信号，并将有效地址传递到ISOCM接 口。在FPGA配置时，存储在BRAM的指令能加载到 ISOCM。可用的其它方法是，使用DCR总线上的ISINIT 和ISFILL寄存器，处理器能加载ISOCM空间。 PowerPC处理器OCM控制器 这儿存在从处理器块到访问指令侧存储器的两个数据通路： 主64位只读端口用于指令加载。由于该端口为64位宽度，所以一次可以取出两条指令 第2个32位端口用于存储器初始化和软件调试。 图3.16(a)给出了Virtex-4 DSOCM接口图，图3.16(b)给出了Virtex-II pro DSOCM接口图。 PowerPC处理器OCM控制器 PowerPC处理器OCM控制器 图3.17(a) 给出了Virtex-II pro ISOCM接口图，图 3.16(b) 给出了Virtex-4 ISOCM接口 PowerPC处理器OCM控制器 图3.18给出了DSOCM接口和BRAM的连接关系。 PowerPC处理器OCM控制器-OCM的编程模型 应用程序读/写访问OCM控制器内的DCR寄存器。一 般使用汇编指令mtdcr和mfdcr来完成对DCR控制寄存器的 访问。 3.3.3.1 OCM的寄存器 1、DSARC/ISARC寄存器 该寄存器定义了ISOCM和DSOCM存储器位置的最高8位。 PowerPC处理器OCM控制器--OCM的寄存器 1、DSARC/ISARC寄存器 该寄存器定义了ISOCM和DSOCM存储器位置的最高 8位。 PowerPC处理器OCM控制器--OCM的寄存器 2、DSCNTL寄存器 表3.14给出该寄存器的含义 3、ISCNTL寄存器 含义和DSCNTL基本一样。 PowerPC处理器OCM控制器