RS232串口通信设计课程设计.docx

  1. 1、本文档共23页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
RS232串口通信设计课程设计

《 CPLD/FPGA 》 课程设计报告 题 目: RS-232串口通信设计 院 (系): 信息科学与工程学院 专业班级: 通信工程11 学生姓名: 学 号: 指导教师: 2014年06 月 09 日至2014年 6 月 20 日 RS-232串口通信设计 课程设计任务书 一、设计(调查报告/论文)题目 RS-232串口通信设计 二、设计(调查报告/论文)主要内容 下述设计内容需由学生个人独立完成: 1.理解电路原理图与工作过程; 2.掌握RS-232电气特性; 3.掌握RS-232通信原理及串口通信数据格式,并编程完成串行数据的发送、接收和显示; 4.能正确处理编程与调试过程中所遇到的问题。 三、原始资料 1. 通信与电子系统实验指导书; 2. CPLD/FPGA实验箱。 四、要求的设计(调查/论文)成果 1.程序结构合理,语言简洁,格式规范,注释详细; 2. 掌握RS-232的工作机制与原理; 3. 格式为:1位起始位,8位数据位,1位停止位,无奇偶校验位,波特率设定为300Baud。能与计算机正常通信; 4. 按要求完成课程设计报告,格式符合学校规范标准,字数不少于2000字。 五、进程安排 第1天 选题,课题讲解; 第2-3天 课题分析,完成设计方案; 第4-6天 软件编程; 第7-8天 软件调试,故障排查; 第9天 结果验收,评分; 第10天 撰写课设报告。 六、主要参考资料 [1] 陈曦. 通信与电子系统实验指导书,武汉:华中科技大学武昌分校. [2] 谭会生.EDA技术及应用,西安:西安电子科技大学出版社,2010. [3] 潘松,黄继业.EDA技术与VHDL,北京:清华大学出版社,2009. 指导教师(签名): 20 年 月 日 目 录 1. 课程设计的目的………………………………………………………………………4 2. 课程设计题目描述和要求……………………………………………………………4 3. 课程设计报告内容……………………………………………………………………4 3.1 课题设计方案及基本原理……………………………………………………………4 3.2 软件设计………………………………………………………………………………7 3.3 问题……………………………………………………………………………………14 总结………………………………………………………………………………………15 参考资料…………………………………………………………………………………16 附录 程序清单……………………………………………………………………………17 课程设计的目的: 学习RS-232串口通信数据结构,并编程完成串行数据的接收和显示。 掌握RS-232的工作机制与原理。 熟练掌握Quartus2软件的使用。 了解CPLD/FPGA实验箱。 2.课程设计题目描述和要求: (1)课程设计题目:基于FPGA的串口通信程序设计。 (2)课程设计要求: 下述设计内容需由学生个人独立完成: 1.理解电路原理图与工作过程; 2.掌握RS-232电气特性; 3.掌握RS-232通信原理及串口通信数据格式,并编程完成串行数据的接收和 显示; 4.能正确处理编程与调试过程中所遇到的问题; 5. 在FPGA中构造一个异步串行通信控制模块,完成PC机发送的接收,并设计 显示模块,完成接收数据的显示 (3)要求的设计成果: 1.程序结构合理,语言简洁,格式规范,注释详细; 2. 掌握RS-232的工作机制与原理; 3. 格式为:1位起始位,8位数据位,1位停止位,无奇偶校验位,波特率设定 为300Baud。能与计算机正常通信; 4. 按要求完成课程设计报告,格式符合学校规范标准,字数不少于2000字。 课程设计报告内容: 3.1课程设计方案及基本原理: 设计方案: 利用实验箱上的MAX232芯片控制通过适当分频(分频的目的是为了达到要求的波特率,控制数据传输速率)的串行输入信号,并将其转换为并行信号并通过实验箱上的数码管的后两位显示从计算机中传输出来的16进制数。例如在计算机端输入(FF)则会在试验箱上看到(000000FF)的显示图示。 基本原理: RS-323C标准是美国EIA(电子工业联合会)与BELL

文档评论(0)

seunk + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档