ch21 第二节 其它类型TTL门电路 数字电子技术基础 教学.ppt

NMOS门电路 驱动管 串联 负载管 T1和T2都导通，输出低电平。 2. 当输入端有一个接低电平时， 与低电平相连的驱动管截止，输出高电平。 电路实现与非逻辑功能： 注意：增加扇入，需增加串联驱动管的个数。扇入过多，则低电平升高，因此扇入一般不超过3。 1. 当两个输入端A和B均接高电平时， 0 1 通 通 1 1 0 止 通 1 （一）NMOS与非门 1 0 止 通 0 NMOS门电路 驱动管 并联 负载管 T1和T2都截止，输出高电平。 2. 当输入端有一个接高电平时， 与高电平相连的驱动管导通，输出低电平。 电路实现或非逻辑功能： 增加扇入，增加并联驱动管的个数。扇入越多，输出低电平降低，因此MOS电路中多采用或非门。 1. 当输入端A和B均接低电平时， 1 0 止 止 0 （二）NMOS或非门 NMOS门电路 负载管 电路实现与或非逻辑功能： （三）NMOS与或非门 驱动管T1与T2串联、T3与T4串联，然后再并联连接。 第六节 CMOS逻辑门电路 CMOS反相器 其它类型的CMOS门电路 CMOS门电路的改进型 CMOS电路的特点 CMOS门电路主要参数 为提高工作速度，降低输出阻抗和功耗，目前广泛采用由PMOS和NMOS两管组成的互补型MOS电路，简称CMOS电路。 (一） CMOS反相器 PMOS NMOS 衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位 柵极相连做输入端 漏极相连做输出端 电源电压VDD＞VT1+|VT2|，VDD适用范围较大可在3～18V， VT1--NMOS的开启电压 VT2--PMOS的开启电压 工作原理： 1. 输入为低电平VIL = 0V时 VGS1＜VT1 T1管截止 |VGS2| ＞VT2 电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDD T2导通 2. 输入为高电平VIH = VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。 实现逻辑“非”功能 第六节 CMOS逻辑门电路 CMOS反相器 （二）CMOS反相器传输特性 T1和T2参数完全对称的情况下，CMOS反相器的阈值电压等于电源电压的一半，获得较大的噪声容限。转折区的变化率很大，CMOS反相器更接近于理想开关特性。 CMOS反相器 （三）CMOS反相器噪声容限 在每个固定的UDD情况下，UNL和UNH始终相等。国产4000系列CMOS电路的测试结果表明，UNL=UNH≥30%UDD。 随着电源电压UDD的增加，噪声容限也相应地变大。为了提高CMOS反相器的噪声容限，可以适当提高电源电压UDD 。 CMOS反相器 （四）CMOS反相器传输延迟时间 CMOS反相器的输出电阻比TTL电路的输出电阻大，容性负载对前者传输延迟时间会产生更大的影响。 CMOS反相器的输出电阻与UIH （ UIH≈UDD ）有关，因此CMOS反相器的传输延迟时间与UDD有关。 CMOS反相器的互补对称性，当反相器接容性负载时，它的导通延迟时间tPHL和截止延迟时间tPLH是相等的。CMOS反相器的平均传输延迟时间约为10ns。 工作原理： 1. C为低电平：T1、T2截止，传输门相当于开关断开。CL为上的电压保持，传输门可以保存信息。 2. C为高电平：T1、T2中至少有一只管子导通，使UO=UI，相当于开关闭合，传输门传输信息。 结论：传输门相当于一个理想的双向开关。 其它类型的CMOS门电路 （一）CMOS传输门（TG） CMOS传输门与CMOS反相器一样，也是构成各种逻辑电路的一种基本单元电路。 组成：T1是NMOS管，T2是PMOS管，开启电压分别为UT1、UT2，设UDD＞（UT1+|UT2|）， T1和T2的参数对称。有一对互补的电压控制信号，CL为负载电容。 信号特点：CMOS传输门的输出与输入端可以互换。一般输入电压变化范围为0～UDD，控制电压为0或UDD。 逻辑符号 门控信号 传输门的导通电阻为几百欧姆，截止电阻达50MΩ以上，平均延迟时间为几十至一、二百ns。 电路结构： 逻辑符号： 其它类型的CMOS门电路 （二）CMOS模拟开关 控制模拟信号传输的电子开关。开关通与断由数字信号控制。 工作原理： 传输门 控制信号C = 1时：模拟开关闭合；C = 0时，模拟开关断开。传输控制信号高、低电平之间任意大小