武汉理工大学EDA课设数字秒表——可记录回放4人成绩1549323478.doc

目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc329245290 一、绪论 PAGEREF _Toc329245290 \h 2 HYPERLINK \l _Toc329245291 二、方案设计与论证 PAGEREF _Toc329245291 \h 3 HYPERLINK \l _Toc329245292 三 单元模块设计 PAGEREF _Toc329245292 \h 3 HYPERLINK \l _Toc329245293 ⒊１分频器的设计 PAGEREF _Toc329245293 \h 3 HYPERLINK \l _Toc329245294 3.2计时模块的设计 PAGEREF _Toc329245294 \h 5 HYPERLINK \l _Toc329245295 3.2.1十进制计数模块（count10.vhd） PAGEREF _Toc329245295 \h 5 HYPERLINK \l _Toc329245296 3.2.2 六进制计数器（count6.vhd） PAGEREF _Toc329245296 \h 6 HYPERLINK \l _Toc329245297 3.3选择器模块 PAGEREF _Toc329245297 \h 7 HYPERLINK \l _Toc329245298 3.3.1选择器1（xuanzheqi1.vhd） PAGEREF _Toc329245298 \h 7 HYPERLINK \l _Toc329245299 3.3.2选择器2（xuanzheqi2.vhd） PAGEREF _Toc329245299 \h 8 HYPERLINK \l _Toc329245300 3.3.3选择器3（xuanzheqi3.vhd） PAGEREF _Toc329245300 \h 9 HYPERLINK \l _Toc329245301 3.4寄存器（cunchuqi.vhd） PAGEREF _Toc329245301 \h 10 HYPERLINK \l _Toc329245302 3.5显示模块的设计 PAGEREF _Toc329245302 \h 11 HYPERLINK \l _Toc329245303 3.5.1 不带小数点的数显(seg7dec1.vhd) PAGEREF _Toc329245303 \h 12 HYPERLINK \l _Toc329245304 3.5.2带小数点的数显(seg7dec2.vhd) PAGEREF _Toc329245304 \h 13 HYPERLINK \l _Toc329245305 3.6 元件的例化(miaobiao.vhd) PAGEREF _Toc329245305 \h 14 HYPERLINK \l _Toc329245306 3.7顶层文件的设计如下图所示: PAGEREF _Toc329245306 \h 17 HYPERLINK \l _Toc329245307 四：器件编程与下载 PAGEREF _Toc329245307 \h 17 HYPERLINK \l _Toc329245308 五 性能测试与分析 PAGEREF _Toc329245308 \h 19 HYPERLINK \l _Toc329245309 六 实物图 PAGEREF _Toc329245309 \h 22 HYPERLINK \l _Toc329245310 七 实验设备 PAGEREF _Toc329245310 \h 25 HYPERLINK \l _Toc329245311 八 心得体会 PAGEREF _Toc329245311 \h 25 HYPERLINK \l _Toc329245312 九、参考文献 PAGEREF _Toc329245312 \h 25 一、绪论 　　EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术的必威体育精装版成果而开发出的电子CAD通用软件包，它根据硬件描述语言VHDL完成的设计文件，自动完成逻辑编译、化简、分割、综合、优化、布局布线及仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。随着科技发展，在现代生活中，计数器应用越来越广泛。EDA技术的应用引起电子产品即系统开发的革命性变革，在QuartusII9.0环境下采用VHDL语言实现，论述了基于VHDL语言在FPGA芯片的数字设计思想与实现过程。本设计是以VHDL语言为基础的数字秒表。在数字秒表的程序中应用了四个10进制计数器和两个6进制计数器，以及报警器、选择器和显示