第5讲-反相器.pptVIP

Technology Scaling (1) Minimum Feature Size Technology Scaling (2) Number of components per chip Technology Scaling (3) Propagation Delay tp decreases by 13%/year 50% every 5 years! Technology Scaling (4) From Kuroda 缩放规则（I） 定义 器件尺寸都缩小同一个尺寸S 所有的电压（阈值、电源）缩放同一个比例U 全比例缩小 S＝U 场强不变：V/L 理想情况下：提高器件密度、提高性能、降低功耗 缩放规则（II） 恒亚缩放 S可变，U＝1 出于兼容性的原因，电压不可能随意缩放。在20世纪90年代之前，5V一直是标准电压，3.3V、2.5V只是在0.5μm工艺出现之后才确定地位的 当今，由于速度饱和问题，器件尺寸和电压缩小的比例相近 在速度饱和情况下，如果只缩小器件尺寸而不降低电压，对功耗和性能产生不良影响 缩放规则（III） 一般化缩小 器件尺寸和电压都缩小，但缩小比例不同 SU1 原因： 一些本征的器件电压（如硅的带隙电压和内建结电势）是材料参数，因此不能缩小 晶体管阈值电压的缩小潜力是有限的。阈值电压太低将使完全关断器件非常困难。这在阈值有比较大的工艺偏差时尤为严重 Scaling Relationships for Long Channel Devices Transistor Scaling(velocity-saturated devices) mProcessor Scaling P.Gelsinger: mProcessors for the New Millenium, ISSCC 2001 mProcessor Power P.Gelsinger: mProcessors for the New Millenium, ISSCC 2001 mProcessor Performance P.Gelsinger: mProcessors for the New Millenium, ISSCC 2001 2010 Outlook Performance 2X/16 months 1 TIP (terra instructions/s) 30 GHz clock Size No of transistors: 2 Billion Die: 40*40 mm Power 10kW!! Leakage: 1/3 active Power P.Gelsinger: mProcessors for the New Millenium, ISSCC 2001 Some interesting questions What will cause this model to break? When will it break? Will the model gradually slow down? Power and power density Leakage Process Variation EE141 * 5.5 CMOS中的功耗类型 动态功耗 对电容进行充放电所消耗的能量 短路功耗 在开关翻转期间，电源、地之间的直流电流功耗 漏电流功耗（静态功耗） 二极管和晶体管的漏电流功耗 5.5.1 动态功耗 Energy/transition = C L * V dd 2 Power = Energy/transition * f = C L * V dd 2 * f Vin Vout C L Vdd 通过减小 CL,VDD，和f来减小功耗. 不是晶体管尺寸的函数 首先假设输入的上升和下降时间都为0，即两个晶体管不可能同时导通 工艺发展对功耗的影响 工作频率越来越高，即f越来越大. 器件密度越来越高，芯片上的总电容（CL）也在增加。 例：0.25μm CMOS芯片，f＝500MHz，平均负载电容15pF/门，扇出为4，Vdd＝2.5V，每门功耗大约50 μw。百万门设计，50w！！ 开关活动性 等效电容，表示了每个时钟周期发生开关的平均电容 0.25 减少动态功耗的探讨 Pdyn正比于Vdd2，降低Vdd（假设维持时钟频率不变） Vdd比阈值电压高很多，没问题； Vdd一旦接近2VT，性能严重降低 当Vdd下降受限于性能时， 只能减小等效电容 减小实际电容和翻转活动性 在逻辑和结构的抽象层次上实现 有利于改善电路的性能 实际上，保持最小尺寸，会影响电路的性能，通过逻辑或结构上的加速来解决 Transistor Sizing for Minimum Energy G