描写水晶灯句子：鱼活在水眼泪中.pptVIP

并行DSP技术 实时信号处理 并行处理技术的必要性、现状及发展 并行处理技术的分类 加速比与并行效率 并行处理模块介绍 并行算法研究 实时信号处理 实时信号处理技术的基本特征，就是对处理完成的时间作出限制。 最大处理时间是由输入样本间隔（数据吞吐率、采样率表征）、可以使用的缓冲区（存储能力）或是否要求即时的结果（时域或频域）所决定。 实时处理概念 定义一个有I个离散时间信号的集合xi ， 0≤i≤I-1。通常情况下，数字信号处理的目的是将输入信号xi(n) 变换或映射为输出信号 yj(m) ，0≤j≤J-1，yj具有我们更需要的形式。这一映射过程可图示为 实时处理概念 实时处理概念 变换Tj 的下标 j 决定了所选择的输出信号yj 。一般情况下，每个输出样本取决于输入信号xi (n) 中的每个样本，其中0≤i≤I-1， -∞≤n ≤∞。实际应用中，yj (m)仅仅取决于有限个xi (n)，如图 实时处理概念 实时处理概念 可以看出，输出y (0) 取决于L 个输入样值x (n)，n=0,1,……L-1，其范围从t = 0 到t = (L-1 )Tx 。这样的输入信号集，称做长度为L 的帧。Tx是输入信号的间隔，Ty是输出信号的周期，且Ty=LTx 。Tc是将一帧内的所有数据进行Tj 变换需要的计算时间。有两种情况： 情况1： 如果Tc 小于帧的持续时间，也就是Tc LTx ，则对输入x(0)，x(1)……x(L-1)的处理，就可以在影响下一个输出y(1) 的最后一个输入样值到达之前完成。因此，第二帧的运算T [x(L), x(L+1)……x(2L-1)] 可以在采样样本x(2L-1) 到达的时候立即开始。此时，输出就总能跟上输入。 情况2： 如果Tc LTx ，即对输入信号x(0)，x(1)……x(L-1)进行运算的时间大于帧长LTx 。前一帧的计算，要在下一帧的最后一个输入样值到达以后才能完成，输出会越来越落后于输入（如下图）。这样的系统不能完整地实时处理全过程，因为来不及处理的输入信号会不断地积压。 实时处理概念 对于实时处理来说，处理时间的门限Tc = LTx是最重要的参数。满足Tc LTx的系统，可以称为实时运行的；而Tc LTx 的系统，则称为非实时的。 由此，可给出实时的定义如下：如果在使用变换Tj计算得到每个输出样本yj (m) 的时候，完成计算量所需要的时间不超过对输出yj (m) 有影响的所有xi (n) 的持续时间，则该处理就称为是实时的。 实时处理概念 简而言之，是否能够实时处理取决于： 输入信号采样的间隔时间（采样率） 变换Tj 的复杂度（运算量） 完成Tj [xi (n)] 的处理速度 并行处理技术的必要性、现状及发展 并行处理技术的必要性 并行处理技术的现状 并行处理技术的发展 并行处理技术的必要性 尽管超大规模集成电路（VLSI）技术已经产生了峰值运算能力达10亿次/秒以上的DSP，但相对于越来越高要求的几百亿、上千亿次运算来说仍显不足。而且，VLSI 技术的发展已经受到其开关速度极限的限制，进一步提高 DSP 主频的难度及相应的成本越来越大，单处理器性能的提高空间受到限制。为此，DSP 的发展中融入了并行处理技术。 并行处理技术的现状 片内并行技术 片间并行技术 片内并行技术 TI 公司TMS320C6X，进一步发展了超长指令字（VLIW）和多流水线技术，在每条长达256bit（8×32bit）的指令字中规定了多条流水线、多个处理单元的并行操作，分别控制8个运算单元（其中6个是浮点型）的运算操作； ADI 公司的ADSP-2116X SHARC DSP 属于一种单指令多数据流（SIMD）的并行处理结构，内部由两个相同的处理单元组成。 ADSP21160 SHARC DSP 的高并行性 ADSP21160 SHARC DSP 的高并行性由以下两个结构特点决定： 在一个周期内可完成多条指令 单指令多数据流（SIMD）机制 并行结构特点1 ADSP21160 SHARC DSP 最多可以在一个指令周期内完成一个乘法、一个双加减和两个读/写操作。 并行结构特点2 在其内核中，有两套完全独立的运算单元（X、Y），每个运算单元包括：ALU、乘法器、SHIFTER、DATA REGISTER FILE 及一些辅助设备。当两个计算单元执行同一条指令时，它们的操作数及使用的寄存器是不同的，这就是所谓的单指令多数据流（SIMD）。 同时，ADSP21160 SHARC DSP 采用SIMD 与单指令单数据流（SISD）可选机制，由MODE1 寄存器的PEYEN 位选择。 应用实例 以频域数字脉压的核心算法——FFT 算法为例，对ADSP21160 SHARC D