VDMOSFET设计与仿真验证.pptVIP

* */125 仿真结果 优化前的击穿曲线 优化前的电场分布 浙大微电子 * */125 参数优化 由于仿真值与实际流片测试值会有偏差，需要有10%的 裕量。即对于本款200V器件，终端结构的击穿电压仿真值需 要大于220V。同时，为了保证终端结构击穿电压的稳定性， 增加一个场限环，即4个场限环，且最终选定环间距为6.5um、 6.5um、6.5um、7.0um。 优化后的电场分布图与击穿曲线分别如下图所示。 浙大微电子 * */125 参数优化 浙大微电子 * */125 本章内容 VDMOSFET概述 VDMOSFET元胞设计 VDMOSFET终端结构设计 VDMOSFET ESD防护结构设计 浙大微电子 * */125 ESD现象概述 根据ESD 产生的原因及其对集成电路放电的不同方式， 通常将静电放电事件分为以下三种模型： （1）人体模型（Human Body Model，HBM） （2）机器模型（Machine Model，MM） （3）充电器件模型（Charged Device Model，CDM） HBM, MM和CDM模型下的ESD等效电路图 浙大微电子 * */125 VDMOSFET中的ESD防护结构设计 目前，应用于VDMOS器件的ESD结构已经引起 了广泛的研究，常用的ESD保护结构包括 SCR（可控硅） GGNMOS（栅接地的NMOS） GGPMOS（栅接地的PMOS） 多晶硅/体硅形成的二极管，单纯体硅二极管以及电阻等 浙大微电子 * */125 SCR，GGNMOS，GGPMOS结构在工艺实现上比较复 杂，很难与VDMOS工艺兼容，会造成器件制造成本的上升。 因此，此类ESD保护结构常常用于集成电路的I/O防护结构中， 而很少应用于分立元器件。 一般高压功率VDMOS中采用的ESD保护结构为在柵和源 之间加一对背靠背的齐纳二极管，如图所示。 浙大微电子 * */125 当VDMOS器件正常工作时，总有一个二极管处 于反偏状态，不会影响栅、源电极上的电位。但是， 当栅、源电极之间因静电产生瞬间高电压时，一个二 极管就会发生击穿，并迅速泄放静电电流，箝位栅源 电压，从而防止由瞬间高压导致的栅氧层击穿，保护 VDMOS的栅氧化层不被破坏。 浙大微电子 * */125 pn结二极管ESD保护结构图 PLOY二极管ESD保护结构图 浙大微电子 * */125 ESD防护结构的参数仿真 POLY二极管参数图 浙大微电子 * */125 开启电压Vt1 仿真程序 TITLE ESD Diode BV Simulation COMMENT Create an initial simulation mesh MESH ^DIAG.FLI X.MESH X.MAX=4.0 H1=0.25 Y.MESH Y.MAX=0.5 H1=0.25 COMMENT Region and electrode statements REGION NAME=BODY POLYSILI ELECTR NAME=Anode RIGHT ELECTR NAME=Cathode LEFT 浙大微电子 * */125 COMMENT Specify impurity profiles PROFILE P-TYPE N.PEAK=6E17 UNIF OUT.FILE=PROFILE PROFILE N-TYPE N.PEAK=2E19 UNIF + X.MIN=0 X.MAX=2 COMMENT Refine the mesh with doping regrids REGRID DOPING LOG RAT=3 SMOOTH=1 + IN.FILE=PROFILE REGRID DOPING LOG RAT=3 SMOOTH=1 + IN.FILE=PROFILE 浙大微电子 * */125 REGRID DOPING LOG RAT=3 SMOOTH=1 + IN.FILE=PROFILE OUT.FILE=PROFILE PLOT.2D GRID TITLE=DIODE FILL SCALE PLOT.1D DOPING Y.START=0.5 Y.EN