SoC技术原与应用..ppt

SoC技术原理与应用 主　讲：郭 兵 单　位：四川大学计算机学院 电　话： 028 E-mail：guobing@cs.scu.edu.cn 2006 年 4 月 第八章 HGSOC平台解决方案的测试与验证 引言 试，速度较快，并可查出模块功能的错误。仿真测试是ASIC及FPGA设计中广泛使用的传统技术，在HGSOC芯片模块测试中，我们采用了Synopsys公司的VCS工具对其进行功能验证。采用Verilog代码编写实现被测模块的TestBench，以C语言实现各种Test Vectors（测试向量或测试激励），模拟HGSOC芯片的实际工作环境，对HGSOC芯片各个模块和端口的功能和时序进行测试。通过观察HGSOC芯片的输出信号波形和输出数据，验证其是否能够正常工作。其中，由于ARM7TDMI核是成熟可靠的IP核，以及项目时间和人力原因，对ARM7TDMI核不做完整的测试和验证，通过ARM7TDMI核执行软件指令产生的各种信号，作为测试其它外围模块的激励源或信号源。 软/硬件协同验证：这是专门针对SoC设计的验证方法，原理是将软件和硬件通过一个虚拟接口连接起来，在同一环境下，能够对软件和硬件同时进行测试。对软件而言，相当于具有了一个硬件运行平台，可以提早开始进行软件的开发调试；对硬件而言，软件起到激励源或信号源的作用，能够验证复杂的硬件功能，其中有些是采用HDL难以描述的。软/硬件协同验证可以极大地提高SoC的开发效率，在HGSOC芯片设计中，我们采用了目前比较成功的协同验证工具——Mentor Graphics公司的Seamless CVE，其运行平台是Sun工作站、ARM7TDMI仿真核、XRAY_ARM7TDMI嵌入式软件调试工具和C语言编译工具等，在此主要是进行硬件模块及其驱动程序的协同验证。 （1）时序验证 仿真效率低：因为仿真用的是门级网表，节点数呈指数级增长，同时延迟的计算也消耗了大量的CPU资源。 需要大量的测试向量，以保证有效的故障覆盖率，从而耗费了大量的人力资源和时间。 有可能发生Layout后的时序不满足导致多次反复。 在这三种形式验证方法中，等效性检验用得最为广泛，它用数学方法来验证参考设计与修正设计之间的等效性。利用等效性检验工具可对这两种设计方案进行彻底的检验，以保证它们在所有可能的条件下都有一致的性能，还可以利用等效性检验来验证不同RTL或门级实施方案的等效性。 等效性工具在比较两个电路逻辑行为的同时，可确保设计流程的一致性，其目标是将结构性检验用于处理百万门级电路设计。 在HGSOC设计中，我们采用了Synopsys公司的Formality工具，它可以无需测试向量即可比较设计流程不同阶段是否等价，可以在数个小时内完成复杂的百万门级SoC设计的RTL-Gate验证，而采用传统的门级仿真往往需要数个星期甚至数月时间。 8.3 HGSOC芯片功能验证样机的组成 基于HGSOC FPGA芯片的家庭网关功能验证样机（简称HGSOC芯片功能验证样机）具有较为复杂的软/硬件结构，HGSOC芯片的开发及测试验证工作量都非常大，除了进行VDSM IC设计流程中所需要的各种仿真测试之外，还需要进行静态时序分析、形式验证、功耗优化和软/硬件协同验证等。通过对国外同类芯片设计工作的了解，目前对于SoC系统方案、软/硬件开发、测试最为有效的方式依然是采用开发功能测试样机，功能样机的开发实际上包含了家庭网关系统集成的工作，其内容已超出了传统IC芯片的测试工作范畴，下一步市场推广HGSOC芯片时，可作为家庭网关的参考设计，提供给用户作为家庭网关产品设计的起点。 开发HGSOC芯片功能验证样机的目的是： 为软件开发调试提供运行平台，使软/硬件联调工作尽早开始。 测试软/硬件模块的功能及性能指标是否满足设计要求。 测试HGSOC芯片软/硬件系统设计方案的正确性。 验证基于HGSOC芯片的家庭网关系统解决方案的正确性，获得相关的技术指标参数，为方案的改进提供依据。 FPGA综合工具，我们采用Xilinx ISE 6.03i for Windows 2000工具，设置正确的Project Attributes和User Constraints参数，综合结果：面积规模约为362，862等效门，系统时钟频率为40MHz，产生Bit stream文件hgsoc.bit，可下载到FPGA中，进行FPGA芯片测试和验证。 根据项目的实际情况和进度要求，我们建立了基于ARM公司SoC集成开发系统的功能样机（如图8-