电科毕业设计周记.docx

电科毕业设计周记 篇一：毕业设计工作周记　　XX.12.28　　工作计划：　　完成对于FPGA编程资料的查找，并对FPGA编程有大概的认识。了解国内外关于利用FPGA做信号发生器的研究现状。　　XX.1.3　　计划执行：　　通过资料查找，已经大概知道了FPGA做信号发生器的流程。并且在于老师交流讨论中也大概知道了自己课题相关内容。　　XX.1.4　　本周计划通过开发板手册以及其他资料，初步学习了解FPGA开发平台，同时初步认识和了解verilog HDL语言。　　XX.1.10　　通过相关资料的学习，了解并掌握FPGA开发板的结构和功能以及外部拓展。通过一些简单的范例，了解HDL语言的层次以及verilog HDL语言的时序。 　　第二页： 　　XX.1.11　　本周通过学习资料，整体的了解FPGA技术，学习FPGA的一些简单算法实现。继续深入的了解verilog HDL语言。　　XX.1.17　　学习了FPGA的实现数字处理信号的算法。学习并掌握了verilog HDL语言的使用规则。通过书本上的一些简单案例，和自己的一些亲身实践，慢慢接受了这种语言编程的方式。　　XX.1.18　　本周计划通过前三周的资料学习及整理，综合以前做信号发生器设计方案，确定了自己的设计方向，完成了自己课题的整体设计同时制定了后期工作计划。 XX.1.24。　　通过和老师的交流，综合以前的学习成果，确定了整体方案，绘制了整体框架图。制定了毕业设计的工作步骤。　　XX.3.1　　详细的了解信号发生器设计的基本原理，重点学习关于FPGA处理类似问题的方法同时整理完成开题报告。　　XX.3.7　　通过阅读外文参考文献，已经对信号发生器的原理有了更深的了解。完成了开题报告，并在老师的帮助下审核修改。　　XX.3.8　　本周计划学习DDS的结构，并了解HDL语言在DDS系统中编程的一些知识。尝试着做DDS编程的开始工作。　　XX.3.16　　通过浏览外文文献以及和杨老师交流，已经对DDS结构有了整体的认识。虽然未能按照计划开始编程工作，但是准备工作已经做好。会在接下时间里抓紧时间赶上进度。 　　第四页： 　　XX.3.17　　本周计划设计完成DDS的系统搭建工作。学习板块开发的算法，完成重要部份代码编写工作。　　XX.3.23　　完成了DDS重要部分的代码编写，但是未调试成功。DDS的系统搭建工作已经基本完成，对原先设计框架图根据实际情况做了略微的调整。　　XX.3.26　　本周计划完成DDS部份的代码编写任务，并完成该部份的调试工作。 XX.3.28　　已经完成了代码的编写工作，并以文件形式存档。虽然在调试工作开始阶段总是出错，但是在同学的帮助下慢慢改正了错误，完成了调试工作。 　　第五页： 　　XX.3.29　　本周计划完成DDS模块内部各部分的联调工作。　　XX.4.4　　通过资料的补充学习，知道了如何在FPGA这个平台进行联调工作，并对之前DDS各模块进行尝试，现在已基本完成，计划还有3天左后就可以全部完成。篇二：毕业设计周记　　《毕业设计第一周》　　本周是毕业设计的第一个星期　　是我们真正实习生活的开始　　是汇报我们大学三年来在学校学习成果的开始　　是步入社会前的一个重要阶段　　寒假气息未过的我们　　在何庆稀老师的带领下　　我们一共12位同学开始了为期两个月的毕业设计----自动灌装封口包装机械开发设计　　我们毕业设计的教室里有两台包装机　　在对其中一台SOD蜜软包装封装压印及扁尾剪切机初步了解它的工作原理　　以及对它各部件进行分析后　　我们使用以前学过的UG、CAD软件进行测绘　　在画零件图和装配图期间　　我们进一步了解了它的结构　　有些不懂的　　我们可以请教老师、同学　　并且通过上网查阅　　还可以与企业人员共同了解　　这让我们觉得更有实地性　　第一周的毕业设计就这样如火如荼的进行着　　同学们的互相帮助　　促使我们更有动力、更有信心去完成此次毕业设计 　　第一周的毕业设计过的很快 　　在紧张有序的过程中　　我们领略了毕业设计的氛围以及一系列的学习内容　　期待周六的企业参观　　以及新软件的学习　　相信接下去的几周我们会做得更好 　　《毕业设计第二周》 　　这周是毕业设计的第二周　　有了明确的课题后我们12位同学分为了4小组　　开始展开着忙碌的毕业设计　　我分配到的课题还是大宝SOD蜜封装压印及扁尾剪切机设计及制作　　在有了教室里那台实物的借鉴　　还有上周的简单分析后我们组有了更好的条件　　起初的不知所措　　到后来的一步步的零件拆卸　　然后3个人的分工测绘　　忙忙碌碌的一周就这样悄然