第六章 时序逻辑电路(精品·公开课件).ppt

1 第六章 时序逻辑电路 掌握 时序逻辑电路的工作原理、分析方法、设计方法 介绍 常用时序逻辑电路（MSI）的工作原理和使用方法 第六章 时序逻辑电路 主要内容 6.1 概述 6.2 时序逻辑电路分析 6.3 时序逻辑电路设计 6.1 概述 6.1 概述 6.1 概述 第六章 时序逻辑电路 主要内容 ?6.1 概述 6.2 时序逻辑电路分析 6.3 时序逻辑电路设计 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 6.2 时序逻辑电路分析 第六章 时序逻辑电路 主要内容 ?6.1 概述 ?6.2 时序逻辑电路分析 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 6.3 时序逻辑电路设计 第六章 时序逻辑电路 【第六章习题】 P240： 2 ， 6，12(用JK触发器)，26 28 ， 31 ，35 置0000法： 例如，设计M10计数器，预置数为0000，置数译码信号为10－1＝9，即:Q3Q2Q1Q0=1001, 例如，设计M12计数器，预置数为0000，置数译码信号为12－1＝11，即:Q3Q2Q1Q0=1011, 置0000~1111之间任意数法： 从所置入数对应状态开始顺序数到M个状态，利用此状态产生置数译码信号/LD。 例如，设计M12计数器，假定预置数为8，从8数到12个状态，与第12个状态相对应的数，即为置数译码信号。 由3（0011）产生置数译码信号， 解： 利用大模分解法，M=M1XM2=16X16=256,先用两片74161组成M256计数器，然后用反馈置数法实现M24计数。 根据题意初始状态即预置数为1。 利用反馈置数法，由于使用同步置数，置数状态计算在主循环之内。所以用24作反馈置数译码信号。 （24)10＝2 计数范围00011000 0 0 0 1 10 0 0 1 CP D0 D1 D2 D3 Q3 Q2 Q1 Q0 CTP CTT CO 74161(1) 1 D0 D1 D2 D3 Q3 Q2 Q1 Q0 CTP CTT CO 74161(2) 1 3．用集成移位寄存器实现任意模值M的计数分频器 由移位寄存器构成的计数器叫移存型计数器，主要有三种： 环形计数器（M=n） 扭环计数器（M=2n） 任意模值计数器（M≤2n） (1)环形计数器 优点：①电路结构简单；②电路状态不需译码； 缺点：电路状态利用率低，2n个只用了n个； 实现：由移位寄存器加上反馈逻辑实现。（无MSI现存芯片）。 ≥1 本章已学过M=2n、M≠2n,同步、异步小规模集成计数器。74160、74161、7490中规模集成同步、异步计数器。74195、74194同样也可以组成任意模值计数器。 74195组成任意模值计数器,既具有计数器的特点又满足移位寄存规律。 ⑴ 环形计数器 特点：头尾相连，Q3＝J、/K。 计数顺序： S/L Q3 Q2 Q1 Q0 /K J CP 并入数据D0~D3=0111 0 0 1 1 1 X X 0 1 1 1 1 0 1 1 1 2 1 1 1 1 0 1 1 3 1 1 1 1 1 0 1 4 0 0 0 1 1 1 1 实现M4计数。 计数特点： 每组输出只有一个0 同样的计数电路，不同的预置状态，计数模值不同。 在启动脉冲作用下 0 1 1 1 D0 D1 D2 D3 Q0 Q1 Q2 Q3 74195 1 CP 3．用集成移位寄存器实现任意模值M的计数分频器 （2） 扭环计数器 特点：将最高位反码输出接串行输入端,/Q3接输入J、/K。 并入数据D0~D3=0111 S/L Q3 Q2 Q1 Q0 /K J CP 0 0 X X 0 1 1 1 0 0 0 0 1 1 1 1 2 0 0 0 0 0 1 1 3 0 0 0 0 0 0 1 4 1 1 1 0 0 0 1 5 1 1 1 1 0 0 1 6 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 7 8 在启动脉冲的作用下，计数器初态为0111。 当移位/置位控制信号为1