《第十五章版图与封装》.ppt

封装是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术,是将半导体器件转换为终端用户功能产品的最后制造流程，为信号传输、电源输入及电压控制提供电学互连，同时提供可靠的热扩散及物理保护。 随着IC器件尺寸的不断缩小和运行速度的不断提高，使工业界越来越清楚地认识到，组装和封装是半导体工业最基本的、不可或缺的组成部分。 四、封装 为什么要封装？ 1、芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降； 2、封装后的芯片也更便于安装和运输； 3、封装是沟通芯片内部世界与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件建立连接； 4、封装技术的好坏直接影响到芯片自身性能的发挥和与之连接的PCB（印制电路板）的设计和制造。 封装技术已经成为影响芯片功耗、复杂性、可靠性、成本等问题的一个极为关键的因素。 集成电路在制造与切割之后，就要进行封装。 微电子封装自问世后的约30年中，先后经历过三次重大的技术转变： 第一次：20世纪70年代中期，由以DIP为代表的针脚插入型转变为以QFP为代表，由周边引出I/O端子为其主要特征的表面粘贴型； 第二次：90年代初期，其标志是球栅阵列端子BGA型封装的出现； 第三次：新世纪初，多芯片系统封装SIP（System in a package）的出现使得微电子技术以及封装技术进入了一个全新的时代。 封装技术的三次转变 目前的主流技术集中在BGA、CSP以及小节距的QFP等先进封装技术方面，并正在进一步向三维封装（埋置型三维封装、有源基板型三维封装、叠层型三维封装）和系统封装（系统级芯片、系统级封装）方向发展。 常用的封装类型 1、裸芯片 2、双列直插（DIP） 3、针栅阵列（PGA） 4、小外廓IC（SOIC） 5、方形扁平封装（QFP） 6、引线塑封芯片载体（PLCC） 7、无引线载体（LCC） * * * * 第十五章 版图与封装 提 纲 1、版图概述 2、版图技术 3、衬底耦合 4、封装 * 一、版图概述 版图定义为制造集成电路时所用的掩膜版上的几何图形。 包括如下几层：n阱、有源区、多晶硅、N+、P+、接触孔、金属层等。 注意： 1、N阱环绕器件时必须有足够的余量； 2、每个有源区必须被注入区包围，且两者边界有足够的距离； 3、栅区需要一块独立的掩膜版； 4、接触孔提供了有源区和多晶到第一层金属的连接。 1、设计规则 每个晶体管的W和L都是由电路设计决定的，但版图中其他大多数尺寸都要受“设计规则”的限制。 设计规则就是不管制造工艺的每一步出现什么样的偏差都能确保正确制造晶体管和各种连接的一套规则。 设计规则主要可归纳为四种。 最小宽度 几何图形的宽度和长度必须大于一个最小值，该值由光刻和工艺水平决定。 如：多晶硅的宽度太窄，会导致多晶硅断开，或者局部出现大电阻。 最小间距 同一掩膜层，各图形之间的间隔必须大于最小间距；在某些情况下，不同层的掩模图形之间的间隔也必须大于最小间距。 最小包围 n阱和注入区环绕晶体管时有一定余量，以确保即使出现制造偏差时器件仍然在n阱和注入里面。 接触孔所连接的两层，对接触孔有一定包围。 最小延伸 有些图形在其他图形的边缘外至少延长一个最小长度。 最大尺寸 除上述的四种最小尺寸外，还要遵循一些最大允许尺寸。 例如，为避免“起皮”问题，长金属线的最小宽度通常要大于短金属线的最小宽度，另外需要避免天线效应。 差动对版图示例 天线效应 当栅极与很大面积的第一层金属连接时，这片金属像一根天线一样，收集离子，会使电位升高，造成栅氧化层击穿。 解决办法：断开第一层金属。 二、版图技术 叉指晶体管 为减小S/D结面积和栅电阻，通常采用折叠晶体管。 栅电阻小于其跨导的倒数；低噪中，栅电 阻是 1/ gm的1/5 ~1/10 。 把一个晶体管分成多个并联管，虽然可以减小栅电阻，但是源漏区的周边电容增加了。 2(2E+2W/3)=4E+4W/3 3(2E+2W/5)=6E+6W/5 叉指数增加，Cp增加 如果构成晶体管的数目很大，可以采用右图所示结构。 晶体管图形不会很长，避免版图中出现不成比例的尺寸。 共源共栅结构版图 对称性 共中心版图 离子浓度梯度变化对差动对的影响 参考源的分布 许多内部偏置电流与偏置电压都是来源于一个或多个带隙基准，这些基准电路在整个芯片上的分布带来了许多严重的问题。 无源器件：电阻 NWELL 电阻随宽度变化 工艺导致的变化± 20%~ 30% 无源器件：电容 制造电容器的方法：多晶硅覆盖扩散区，多晶硅覆盖多晶硅、金属覆盖多晶硅，它们均作为