SPI总线参考1.docVIP

北京万邦易嵌科技有限公司 STYLEREF 标题 1 \* MERGEFORMAT SPI总线时序参考 TIME \@ yyyy年M月d日星期W 2017年7月29日星期六 北京万邦易嵌有限公司 专业提供单片机、M3/M4、Linux、Android、QT技术服务、技术培训。 第 PAGE7 页 共 NUMPAGES7 页 SPI总线时序参考 SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。SPI是一个环形总线结构，由ss(cs)、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 上升沿发送、下降沿接收、高位先发送。上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。假设主机和从机初始化就绪：并且主机的sbuff=0xaa ，从机的sbuff=0x55 ，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。脉冲 ? ? ?主机sbuff 从机sbuff sdi sdo0 00-0 ?01010101 0 01 0--1 ??0101010x0?11 1--0 ?10101011?0?12 0--1 ??1010100x1?02 1--0 ?01010110?1?03 0--1 ??0101001x0?13 1--0 ?10101101?0?14 0--1 ??1010010x1?04 1--0 ?01011010?1?05 0--1 ??0100101x0?15 1--0 ?10110101?0?16 0--1 ??1001010x1?06 1--0 ?01101010?1?07 0--1 ??0010101x0?17 1--0 ?11010101?0?18 0--1 ? 0101010x1?08 1--0 ?10101010?1?0这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相对于主机而言的。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来。?SPI总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于 CPU与各种外围器件进行全双工、同步串行通讯。 SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。 SPI总线有四种工作方式(SP0, SP1, SP2, SP3)，其中使用的最为广泛的是SPI0和SPI3方式。SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。 SPI主模块和与之通信的外设音时钟相位和极性应该一致。 SPI时序图详解-SPI接口在模式0下输出第一位数据的时刻 SPI接口在模式0下输出第一位数据的时刻SPI接口有四种不同的数据传输时序，取决于CPOL和CPHL这两位的组合。图1中表现了这四种时序，时序与CPOL、CPHL的关系也可以从图中看出。 ?图1 CPOL是用来决定SCK时钟信号空闲时的电平，CPOL＝0，空闲电平为低电平，CPOL＝1