数字电路逻辑设计课件(精品·公开课件).ppt

数字电路逻辑设计课件(精品·公开课件).ppt

  1. 1、本文档共31页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
;(一)库和程序包;(一)库和程序包;(一)库和程序包;(二)库和程序包;(一)库和程序包;(一)库和程序包;(二)库和程序包;(二)VHDL的实体(Entity );实体名: 对实体的命名,要求实体名必须与存盘文件名相同。 ;(二)VHDL的实体(Entity );端口说明 ;其中端口名是设计者为实体的每一个对外通道所取的名字,通常为英文字母加数字,名字的定义有一定的惯例,如Clk 表示时钟,D开头的端口名表示数据,A开头的端口名表示地址。 Clk Data Address;端口的五种模式 ;端口的五种模式;端口的五种模式;端口的五种模式;端口的五种模式;端口的五种模式;Out与Buffer的区别;(三)结构体 ;(三)结构体 ;(三)结构体 ;(三)结构体 ;例:采用数据流描述方式设计(依据真值表) LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY nor2_v2 IS PORT(a,b: IN STD_LOGIC; y: OUT STD_LOGIC); END nor2_v2; ARCHITECTURE dataflow OF nor2_v2 IS BEGIN PROCESS (a,b) VARIABLE comb : STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN comb := a b; ;CASE comb IS WHEN 00= y =‘1; WHEN 01= y =‘0; WHEN 10= y =‘0; WHEN 11= y =0; WHEN OTHERS = y =X; END CASE; END PROCESS; END dataflow; ;a b y 0 0 0 0 1 1 1 0 1 1 1 0;例:采用数据流描述方式设计的异或门 (依据真值表) LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY xor2_v2 IS PORT(a,b: IN STD_LOGIC; y: OUT STD_LOGIC); END xor2_v2; ARCHITECTURE dataflow OF xor2_v2 IS BEGIN PROCESS (a,b) VARIABLE comb : STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN comb := a b; ;

文档评论(0)

花好月圆 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档