《微机原理与汇编语言实用教程_第章_微处理器及其系》课件.pptVIP

第二章 8086微处理器及其系统结构 2.1 8086微处理器 从功能上，8086微处理器内部结构由两个逻辑单元组成：一个称为总线接口单元BIU（Bus Interface Unit），另一个称为执行单元EU（Execution Unit）。 执行单元EU包括8个16位的通用寄存器（AX、BX、CX、DX、SP、BP、DI、SI）、一个16位的标志寄存器FLAG、16位的算术逻辑单元ALU及EU控制电路等。执行单元EU的功能是执行指令。EU从指令队列取出指令代码，并在ALU中进行计算，运算结果的特征保存在标志寄存器FLAG中。 总线接口单元BIU包括4个16位的段寄存器（CS：代码段寄存器；DS：数据段寄存器；ES：附加段寄存器；SS：堆栈段寄存器）、一个16位的指令指针寄存器IP、一个与执行单元EU进行通信的内部寄存器、一个20位的地址加法器、总线控制逻辑及先入先出的指令队列。 8086的内部结构 2.1.2 8086的寄存器结构 8086微处理器中设置有一些寄存器，用来暂存参加运算的操作数和运算过程中的中间结果。其内部共有14个16位的寄存器，按功能可分为：4个通用寄存器、4个地址寄存器、4个段寄存器、2个控制寄存器四类。 1．通用寄存器 执行单元EU中设计了4个16位的通用寄存器，分别是AX、BX、CX与DX，它们都可以拆成高8位和低8位两个寄存器来使用，如AX就可拆成AH和AL两个独立的8位寄存器。 2．地址寄存器 执行单元EU中设计了4个16位的地址寄存器，分别是SP、BP、SI与DI，其中前两个称“地址指针”，后两个称“变址寄存器”，它们的一般用法与隐含用法如表2.2所示。 3．段寄存器 总线接口单元BIU中设计了4个16位的段寄存器，分别是代码段寄存器CS、数据段寄存器DS、附加段寄存器ES与堆栈段寄存器SS。 4．控制寄存器 IP称为指令指针寄存器，用于存放偏移地址。CPU从代码段中偏移地址为IP的内存单元中取出指令代码的1个字节后，IP自动加1，指向指令代码的下一个字节。用户程序不能直接访问IP。 FLAG称为标志寄存器，它也是一个16位的寄存器，但只用了其中9位，这9位包括6个状态标志位和3个控制标志位，如图2.2所示。6个状态标志位记录了算术运算和逻辑运算结果的特征，不同的指令对状态标志位的影响是不同的；3个控制标志位被设置后，将对其后的操作产生控制作用。 FLAG： 2.2 8086微处理器引脚信号和典型时序分析 2.2.1　8086微处理器引脚信号 8086微处理器的引脚信号可分为三大类：公用引脚信号、最大工作模式信号和最小工作模式信号。 2.2.2　两种模式下系统的典型配置 我们除了要了解CPU的内、外部结构之外，还要进一步了解各模式下系统的典型配置情况，即除了CPU之外，还需要哪些芯片来构成一个最基本的应用系统。 (1)最小模式 最小模式下的典型配置，它具有以下几个方面的特点。 ①端接+5V，决定了CPU的工作模式。 ②有一片8284A，作为时钟信号发生器。 ③有三片8282或74LS373，用来作为地址信号的锁存器。 ④当系统中所连的存储器和外设端口较多时，需要增加数据总线的驱动能力，这时需用2片8286/8287作为总线收发器。 (2)最大模式 最大模式和最小模式在配置上的主要差别在于，在最大模式下要用8288总线控制器来对CPU发出的控制信号进行变换和组合，以得到对存储器或I/O 端口的读/写信号和对锁存器8282及总线收发器8286的控制信号。 最大模式系统中，需要用总线控制器来变换与组合控制信号的原因在于：在最大模式的系统中，一般包含2个或多个处理器，这样就要解决主处理器和协处理器之间的协调工作，以及对系统总线的共享控制问题，8288总线控制器就起了这个作用。 在最大模式的系统中，一般还有中断优先级管理部件。8259A用以对多个中断源进行中断优先级的管理，但如果中断源不多，也可以不用中断优先级管理部件。 2.2.3 8086的典型时序分析 微处理器是在统一的时钟信号CLK控制下，按节拍进行工作的。8086的时钟频率为5MHz，故时钟周期为200ns。CPU每执行一条指令，至少要通过总线对存储器访问一次（取指令）。8086 CPU通过总线对外部（存储器或I/O接口）进行一次访问所需的时间称为一个总线周期。一个总线周期至少包括4个时钟周期，即T1、T2、T3和T4，处在这些基本时钟周期中的总线状态称为T状态。 * /webnew/ 第二章 8086微处理器及其系统