噪声容限.ppt

第3章 门电路 3.1 概述 （2）TTL反相器的电压传输特性及参数 （3）TTL反相器的输入特性和输出特性 （4 ）TTL反相器的动态特性 （2）集电极开路门（OC门） 作业 3.3 CMOS门电路 8. CMOS电路的使用注意事项 输入电路的静电保护 CMOS电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点： （1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。 3.3 CMOS门电路 8. CMOS电路的使用注意事项 输入电路的静电保护 CMOS电路的输入端设置了保护电路，给使用者带来很大方便。但是，这种保护还是有限的。由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件的永久损坏。为避免静电损坏，应注意以下几点： 多余或暂时不用的输入端的处理 （1）多余或暂时不用的输入端的不能悬空； （2）与其它输入端并联使用。 3.3 CMOS门电路 （3）将不用的输入端按照电路功能要求接电源或接地。比如将与门、与非门的多余输入端接电源，将或门、或非门的多余输入端接地。一般，接电源时需接上拉电阻；接地时需接下拉电阻。典型值1-10k。 电路设计与安装应尽量消除噪声，保证电路稳定工作。 （1）在每一块插板的电源线上，并接几十μF的低频去耦电容和0.01~0.047μF的高频去耦电容，以防止TTL电路的动态尖峰电流产生的干扰。 （2） 整机装置应有良好的接地系统。 3.3 CMOS门电路 例： An unused AND or NAND input can be tied to logic 1. An unused inputs can be tied to another. A B F C A B F C +5V 1k? pull-up resistor pull-down resistor An unused OR or NOR input can be tied to logic 0. A B F C 1k? 3.4 TTL门电路 1. 双极性三极管的开关特性（静态） 　在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。 2. 三极管的开关时间（动态特性） 开启时间ton 上升时间tr 延迟时间td 关闭时间toff 下降时间tf 存储时间ts 3.4 TTL门电路 (1) 开启时间ton ：三极管从截止到饱和所需的时间。 　　　　　　　 ton = td +tr td ：延迟时间　　 tr ：上升时间 (2) 关闭时间toff ：三极管从饱和到截止所需的时间。 　　　　　　　toff = ts +tf ts ：存储时间（几个参数中最长的；饱和越深越长） tf ：下降时间 toff ton 。　 开关时间一般在纳秒数量级。高频应用时需考虑。 3.4 TTL门电路 3. TTL反相器（Transistor-Transistor Logic） 3.4 TTL门电路 当输入高电平时， uI=3.6V，VT1处于倒置工作状态，集电结正偏，发射结反偏， uB1=0.7V×3=2.1V IB2=(5-2.1)/4=0.725mA 假定 ?210，若T2工作于放大状态，则 IC27.25mA 所以 VC2VCC-IC2R2=-6.6V 故T2不可能工作于放大状态和截止状态，只可能是饱和状态。 因VB4=VCES2+VBE5=1V VT4截止。VT5状态取决于外电路，在输出电流小于IOLmax时，输出为低电平uO=0~0.3V。 2.1V 0.3V 3.6V （1）电路结构和工作原理 3.4 TTL门电路 当输入低电平时， uI=0.3V，VT1发射结导通， uB1=0.3V+0.7V=1V VT2和VT5均截止，VT4和VD导通。输出高电平 uO =VCC -UBE3-UD-IB4R2 ≈5V-0.7V-0.7V=3.6V 1V 3.6V 0.3V 3.4 TTL门电路 采用推拉式输出级利于提高开关速度和负载能力 VT3组成射极输出器，优点是既能提高开关速