vhdl8x8点阵的显示-新.doc

8*8点阵的显示 实验目的 通过用VHDL语言设计8*8点阵的显示，掌握时序电路的设计，熟悉汉字字符显示的原理。 实验原理 利用多个数字LED显示器可以显示多位数字。 实验内容 用VHDL语言设计8*8点阵的显示，并进行编译、波形仿真及器件编程。 仿真图如下，代码见附录 图表 SEQ 图表 \* ARABIC 1 8*8点阵的显示功能仿真图 附录 代码一、 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity dianzhen8 is port (clk:in std_logic; reset:in std_logic; hang:out std_logic_vector(7 downto 0); lie:out std_logic_vector(7 downto 0)); end dianzhen8; architecture zhang of dianzhen8 is signal clk8:std_logic; begin process(clk,reset) variable cnt:integer range 0 to 3; variable lie8:std_logic_vector (7 downto 0); begin if reset=1then lie8: elsif clkevent and clk=1then if cnt=3 then clk8=not clk8; cnt:=0; else cnt:=cnt+1; end if; lie8:=lie8(0)lie8(7 downto 1); end if; lie=lie8; end process; process(clk8,reset) variable hang8:std_logic_vector(7 downto 0); begin if reset=1then hang8: elsif clk8event and clk8=1then hang8:=hang8(0)hang8(7 downto 1); end if; hang=hang8; end process; end zhang; 代码二、 --汉字滚动 --**************库定义、 包定义******************** library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; --******************实体定义*********************** ENTITY led88 IS PORT(clk : IN STD_LOGIC;--时钟输入 l : out STD_LOGIC_VECTOR(7 downto 0);--输出点阵行控制 l1 : out STD_LOGIC_VECTOR(7 downto 0);--数码管段扫描输出 led : out std_logic_vector(7 downto 0);--数码管数据输出 bell : out std_logic;--蜂鸣器输出 b : out STD_LOGIC_VECTOR(7 downto 0)--点阵列控制 ); END led88; --******************构造体定义********************* ARCHITECTURE arch OF led88 IS signal clk_1k :std_logic;--1k时钟 signal clk_1h :std_logic;--1h时钟 signal p,c : integer range 0 to 7; BEGIN bell=0; led l1 --**************1k分频进程*************************** process(clk) variable cnt1 : integer range 0 to 124; variable cnt2 : integer range 0 to 199; begin if clkevent and clk=1 then if cnt1=124 then cnt1:=0; if cnt2=199 then cnt2:=0; clk_