内存技术解析.docVIP

内存技术解析 如果永远在频率上进行无休止的竞争，那么DDR技术终究会曲终人散， 因为频率的提升并不能令性能大幅度提高。如果想要获得质的飞跃，那么就必须从核心上进 行改造。DDR2与DDR3是全新的技术，虽然它脱胎于DDR，但是拥有更多先进技术的DDR2与DDR3还是毫无争议地成为令人瞩目的技术。 DDR2相对于DDR技术提高在于可以读写分离。在传统的DDR中，爆发式读取过程是并行进行的，而且 数据控制接脚为单项，导致上行与下行的带宽降低。但是DDR2可以采用双向数据控制接脚， 从而实现更高的等效频率带宽。令人感到意外的是，制定DDR标准的JEDEC组织可能不会对DDR2的工作频率作出具体规定。如果届时真的这样的话，那么内存市场将发生翻天覆地的变 化。由于DDR2仅仅需要1.8V的核心电压，因此使用更高的频率来提升性能是势在必行的。 此外，为了减小信号窜扰，DDR2将使用ODT技术以确保最优化的单周期波形。这样一来，生 产DDR2将成为一件非常不容易的事情。如果按照300MHz（等效为600MHz DDR）来计算，那么0.11微米的工艺技术将是必须的，此外内存芯片的封装工艺也将起到极为关键的作用。 图1 Corsair推出PC4300 DDR2 内存 综合这两项因素，实力相差悬殊的各大内存芯片生 产商将会在产品上有很大的不同，JEDEC组织放给厂商更多的自由也是很明智的，因为这样 有利于形成市场竞争，从根本上促进DDR的发展。也许以后我们购买内存时要像购买CPU那样仔细地看清频率，因为届时内存将完全采取异步运行技术，完全脱离与CPU外频的关系，对系统的整体性能产生很大的影响。然而不得不承认，尽管DDR2可能在生产技术上存在一定 的困难，不过其更出色的等效频率与低功耗表现将令业界十分期待。 DDR2的缺点在于爆发限制（Burst Limitation）。爆发动作是指从内存中连续的地址读取有 限的数据，在一个DDR设备的频率周期中，可以读取两个各长n-bit的数据。这两个数据信 号必须在内存中的相同位臵（由逻辑电路寻址），稍后才能移往下一位臵。从偶数字节地址 起始的全页递增爆发读取（FullIncrement Burst）来说是没有问题的，因为读取的第 二道数据在显存中的地址仍旧和第一道数据相同。但是对由奇数字节地址起始的全页递增爆 发读取来说就没有用了，因为两者的数据位臵不同，也造成DDR2设备在预读取功能上的限制。 更为令人遗憾的是，DDR2的显存延时表现也令人无法完全满意。目前DDR2的CL最低值为3，最高为5，并且不再有x.5的设计。为了解决这一问题，DDR2采用了前臵CAS技术，并引入了AL值的概念。不过前臵CAS在解决老问题的同时也带来了新的问题—在背靠背式读取时， 仍将经过AL+CL的潜伏期才能读取数据，比传统的只有CL相比，读取的延迟反而增加了。 继 Elpida、HY、珏创等厂商相继推出DDR2内存芯片之后，日前美凯龙和三星更进一步，推出了 DDR3内存芯片，而且具有巨大产量优势的HY也表示已经为DDR3作好了一切准备。DDR3显存具备目前业界最高的显存工作频率，而耗能却很低。同时，DDR3内存所需要的配件更少，约 束条件也更低。据悉，美凯龙采用了0.11微米技术打造DDR3芯片，首批产品将工作频率定 在800MHz。可以说，DDR3是目前市场上最快速的内存产品。DDR3单内存芯片的数据带宽比 DDR2提升了50%，而耗电却进一步减小，这将使得更大容量的内存成为可能。 出于兼容性的考虑，DDR2标准在制定之初显得有些缩手缩脚，这也直接导致其各方面表现比起DDR没有长足进步。新一代的DDR3在采用了ODT（核心整合终结器）技术以及用于优化性能的EMRS技术，同时也允许输入时钟异步。在针脚定义方面，DDR3表现出很强的独立性，甚至敢于彻底 抛弃TSOPII与mBGA封装形式，采用更为先进的FBGA封装。 从长远趋势来看，拥有单芯片 位宽优势以及频率和功耗优势的DDR3迟早会取代DDR2，甚至DDR2很可能将会是过渡性技术。 但是不要忘记，如今Intel的925X芯片组已经箭在弦上，一旦Intel正式发布该芯片组，DDR2势必会打进民用市场。从某种程度而言，925X芯片组将会是DDR2内存的风向标，一旦Intel 取消该芯片组，也就意味着DDR2很可能直接被DDR3所取代。 当Intel提出双通道DDR芯片组时，RAMBUS已经失去了最后一张王牌。 不过这并不意味着RDRAM会就此退出历史舞台。通过64位RDRAM与XDR技术，雄心勃勃的RAMBUS公司渴望东山再起。 如果RDRAM仅仅是在频率上提高的话，那么业界中 绝大多数人都不会对它看好。道理很简单，RDRAM之所以节节败退并非因为性能不佳，而是 没能很好地控制