基于SystemC的Viterbi译码器实现-信号与信息处理专业论文.docxVIP

同济大学毕业设计论文 中文摘要 卷积编码和Viterbi解码是一种有效的前向纠错编码方法，广泛应用在卫星通 信、移动通信和高速率有线通信中。SystemC是--N新的面向软，硬件协同设计的 编程语言。本文从设计用于数字视频广播的维特比译码器出发，对维特比算法的 译码理论，SystemC设计方法和维特比译码器的sc实现等方面进行了研究与探 讨，主要内容包括： 1． 从信道编码理论的角度介绍了差错控制编码的技术发展，维特比算法 的关键技术及实现的不同方法。 2． 给出了维特比译码的详细流程及关键部件的实现框图。通过对各种方 案的比较，得到了一个具有最佳解码性能的译码器实现。 3． 详细介绍了SystemC语言进行SoC设计和硬件设计的方法学和设计流 程。比较了使用SystcmC方法学进行设计与传统设计流程的优劣。 4． 给出了使用SystemC在HDL仿真器进行仿真的实现方法，通过PLI 接口实现了HDL语言和SystemC的混合仿真。 关键词： Vitcrbi解码器， SystemC，DVB，Vcrilog PLI  同济大学毕业设计论文 Abstract 刀，e integration of Convolutional coding and its Viterhi decoding is a coding scheme often employed in deep space communications and recently in digital wireless communications such as,IS·95 and CDMA．SystemC is a new programming language orienting to software／hardware CO-design．Aiming at the design of a Viterbi Decoder used in DVB-S system，the thetis focuses on design methodology of SystemC，theory of Viterbi Arithmetic and its SystemC implementation．11le main contents ale as follows： 1．From the channel coding theory,describing the development of error-control coding；Introducing the key technology of Viterbi codes and different methods to implement Viterbi eodec． 2．The detailed workftow ofViterbi Decoding and modeling ofits key part．Giving a Viterbi Decoder witll optimal performance 3．Detail of the methodology and design flow for both the SoC design and the hardwm-e design ofSystemC．witll the compare oftraditional design flow． 4．Giving a method to simulate SystemC module on all HDL simulator and realizing HDL／SystemC CO—simulation． Key words：Viterbi decoder,SystemC，DVB，Verilog PLI ll  声 明 本人郑重声明：本人在导师的指导下，独立进行研究工作所取得的成果，撰 写成硕士学位论文“基于SystemC的Viterbi译码器实现”。除论文中已经注明弓 用的内容外，对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式 表明。本论文中不包含任何未加明确注明的其他个人或集体已经公开发表或未公 开发表的成果。 本声明的法律责任由本人承担。 学位论文作者签名： 2003年3月5曰  同济大学毕业设计论文‘ 第一章绪论 1．1维特比算法 卷积编码是深空通信和无线通信系统中最为常见的一种编码方式。与分组码 不同卷积码的校验元不仅与本组的信息元有关，而且还和前面时刻输入编码器的 信息组有关。在编码过程中充分利用了码字间的相关性，卷积码的构造简单，通 过简单的移位寄存器和异或单元产生编码信号对于加性高斯白噪声信道具有良好 的抗噪声能力。卷积码的解码实现也很方便，在硬件复杂度和同样码率下卷积码 可以获得优于分