基于Verilog的色度IP核设计-物理电子学专业论文.docxVIP

河北工业大学硕士学位论文 基于 Verilog 的色度 IP 核设计 摘 要 伴随着 ASIC 设计方向转向 SOC 时代，IP 核技术已成为 IC 设计行业的一大亮点，也成 为今后的市场发展趋势。而随着各个产业的不断发展，色度坐标的计算在很多领域都有涉 及，例如各种测色仪的开发，各种照明设备的测量。在这样的背景下，本课题从色度学基 本原理出发，设计了以 Verilog HDL 为基础，用来求色度坐标的浮点数色度 IP 核。 浮点数相比较定点数来说能够处理更大范围的数而且有更高的精度，因此本文按照自 顶向下的系统设计流程，采用模块化设计方法，利用 Verilog HDL 语言对 64 位双精度浮 点数运算模块进行设计，主要包括加法、减法、乘法和除法四个运算模块。用 Modelsin6.5 对所设计的运算模块进行功能仿真，并在 QuartusⅡ7.2 工作平台上实现综合、布局布线， 为接下来的后仿真工作提供了必需的网表和延时文件，并在最后给出时序仿真波形图。经 过以上工作均证明本课题所设计的浮点数运算模块都只有较小的误差，具有较高的可行性 和可靠性，为下一步工作奠定了基础。 在完成色度 IP 核设计工作时，首先对色度学基本公式进行一定的化简，使要设计的 程序更为简洁，减少不必要的工作量，同时节省硬件资源。然后采取调用运算模块的方法 将各个模块组合起来进行系统的设计和仿真，并输入实验数据进行计算。同时为了验证程 序结果的正确性，选用 Matlab 软件进行验证。最后通过对比两组结果发现，在同时保留 六位小数的情况下可以保证其数值的一致性，证明设计较为成功。 关键词：Verilog HDL，色度，IP 核，浮点数 i THE DESIGN OF IP CORE FOR CHROMATICITY BASED ON VERILOG ABSTRACT With the design direction change from ASIC to SOC,IP core become a highlight in the industry of IC and the trends of market.With the development of various industries,calculation of chromaticity coordinates is widely used in many fields.For example,color measurement instrument and measurement of lighting equipment.In this context,the topic designs the IP core of chromaticity,on the basis of the basic principles of chromaticity and Verilog HDL.The IP core uses to calculate the chromaticity coordinates. Actually,the floating-point numbers can process larger area and higher accuracy than the fixed-point numbers.Then based on from top to down system design flow and modules partition,we used Verilog Hardware Description Language to design the hardware circuit.Each mathematical module design their logic circuits with 64-bit double-precision floating-point numbers. There are mainly about addition,subtraction,multiplication and division.The designs are performed functional simulation by Modelsim 6.5.It finished full compile by QuartusⅡ7.2,then gain the delayed date and netlist for after-simulation.At last,we will get the timing simulation. The work we have done show that the designs of