《高级计算机系统结构_高速缓存》-课件设计（公开).ppt

Cache内容与它对应主存内容不一致例: ① 计算出中间结果 x+y; ② 将x+y存入A1单元(命中), Cache与内存不再一致; 计算函数 M= (x+y) ∕ f(z) Cache与主存的当前情况: D1 A1 Cache D1 A1 内存 Cache与主存初始状态 x+y A1 Cache D1 A1 内存 存入中间结果后的状态 ③ 此时, 如果Cache控制器进行Cache更新, 并正好淘汰A1单元 , 即新数据和地址(假设是D2和A2)覆盖x+y和A1, 则x+y从Cache中消失(主存也无x+y); A2 D2 Cache D1 A1 内存 (x+y)被淘汰后的状态 ④ 计算出f(z) ; ⑤ 从A1单元读中间结果(x+y); ⑥ 计算 M= (x+y) ∕ f(z) 得到错误结果 M= D1 ∕ f(z) (2) 解决方法 ? 直写方式(Write through 通写/透写/直写) 基本思想: 写命中Cache的同时将该数据写入对应的主存单元, 使Cache和主存的同一地址中内容保持一致。 如上例中, 将x+y存入Cache A1单元的同时, 将该数据写入内存的A1单元。 A1 Cache x+y A1 内存 x+y ? 回写方式 (Write-Back — 写回) 对Cache的每一数据块, 增加了一个“更新位”。当写命中Cache时, 不将该数据立即写入内存, 只将“更新位”置“1”, 用来指明当前Cache内容与对应的主存单元是不一致的。 如上例, 如下图所示: 1 更新位 x+y A1 Cache D1 A1 内存 如果地址A1及内容x+y要被新的内容(地址A2和内容D2)淘汰, 则首先检查A1的“更新位”, 如果为1, 表明当前Cache内容与对应的主存内容不一致; 则先将A1内容(如上例的x+y)写入主存A1单元, 然后才将地址A2和内容D2写入Cache, 同时将“更新位”清0。 如下图所示: 0 更新位 D2 A2 Cache x+y A1 内存 结论: 中间结果x+y仅在Cache被淘汰, 但在内存中仍然存在, 没有丢失。 与直写相比, 减少了写内存的次数。 2、Cache内容过时 Cache内容过时, 即Cache内容不能反映当前系统的状况。 ① 发生Cache内容过时的条件 ? 多机(多处理器)系统 ? 各处理器有自己的Cache ? 多处理器共享一部分内存区域 如下图所示(以三个处理器为例): (用于多处理器之间的通信) 处理器1 处理器2 处理器3 Cache1 Cache2 Cache3 共享存储区域 其它存储区域 多机对共享存储区的要求: 各处理器的Cache单元内容应与共享存储区相同地址单元内容一致 在共享内存区域有一个单元Ai的内容为Di , 如果在Cache内有该地址和数据, 则三个Cache的Ai单元内都应该为Di。并且, 三个处理器的Cache必须能够反映当前共享内存区的“更新”情况。 例如: 如果哪一个Cache的某个单元内容, 不能反映当前共享内存区的“更新”情况。那么, 该Cache相应单元内容就过时了(该内容也称为“过时数据”) ② Cache 内容过时的概念及原因 例如(一致的情况): Di Cache1 .... .... Ai Di Cache2 .... .... Ai Di Cache3 .... .... Ai Di Ai .... .... 共享存储区 图: Cache单元与共享区对应单元内容一致 Dk Cache1 ... ... Ai Dk Ai ... ... 共享存储区 Di Cache2 ... ... Ai Di Cache3 ... ... Ai 假设: 处理器1向共享区的Ai单元写入数据Dk (如下图所示), 则Cache2和Cache3的Ai单元内容Di 成为过时数据。 过时数据 * * 附：高速缓冲存储器(Cache) ? 概述 ① Cache的起源和作用 — MOS工艺半导体存储器 — 双极型高速存储器 — 零等待时间 — Cache与内存的工作流程 CPU Cache 命中 内存