LTeA中LDPC译码算法在可构平台的实现与验证.docx

lIII lIII I II III I I I I I UU III Y3089973 IMPLEMENT AND VERIFICATION OF LDPC DECODERⅢLTE．A SYSTEM ON RECONF IGURABLE PLATF ORM A Thesis submitted to Southeast University For the Academic Degree of Master of Engineering BY GONG Yu Supervised by： Prof．SHI Longxing and Associate Teacher．YU Jianli School of Integrated Circuit Southeast University February 28，2016 万方数据 东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。 尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或 撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明 并表示了谢意。 研究生签名：．垃日期： 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复 印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容 和纸质论文的内容相一致。除在必威体育官网网址期内的必威体育官网网址论文外，允许论文被查阅和借阅，可以 公布(包括刊登)论文的全部或部分内容。论文的公布(包括刊登)授权东南大学研究 生院办理。 研究生签名：二奎兰生导师签名： 日期： 万方数据 摘要摘要 摘要 摘要 低密度奇偶校验码作为目前最接近Shannon限的编码方式，由于逼近Shannon限的译码性能、 较低的译码复杂度以及译码的高并行度等特点，已经被多种通信标准选为标准编码方式。而南于在 ASIC、DSP等架构上设计LDPC译码器时，无法避免其结构固定、吞吐率低、码率偏向单一等问 题，在新型架构上实现LDPC码译码器的需求逐渐凸显。粗粒度可重构阵列架构由于具有高度的灵 活性和近ASIC的性能，迎合了通信技术在多标准共存、各标准共同演进时，从硬件无线电到软件 无线电的转变需求，受到了越来越广泛的关注。 本文通过对于LDPC码译码算法的分析及现有译码器的研究，以译码吞吐率高、误码率低、可 配置性高为目的，基丁．算法及其数据流图分析提出了RaSP．D可重构阵列译码器结构。具体研究内 容包括以下几个方面：(1)针对Qc．LDPC码译码算法原理及其译码算法进行了深入的对比及分析， 从算法复杂度和性能等多个角度进行了讨论，并最终确定了归一化最小和算法为实现算法：f2)针对 RaSP．D阵列结构确定r其基本设计思想，通过译码算法的硬件需求分析，对其计算单元、路由结 构、阵列数据端口等阵列微结构进行研究，提出了多功能计算单元、混合跨步路由结构及多样化的 数据访存接口，提高了阵列计算效率：(3)针对于RaSP．D的存储结构提出了可重构计算域的设计， 进行了无冲突任务划分机制、多层次组织的存储结构和自适应访存模态的存储结构等多个角度的微 结构设计，提高了RaSP．D的整体访存效率：(4)针对RaSP．D的整体工作流程进行了详细的定义， 并基于工作流程．进行了算法的核心算了在RaSP．D上的映射，最终，在本文的映射实例中，算法 各核心步骤的平均阵列利用率均达到75％以上。 实验使用Verilog HDL语言进行架构的相关描述．同时使用VCS工具进行了功能验证和时序 仿真并使用DC工具进行综合。实验结果表明，本文所设计的RaSP．D阵列结构适应丁多种不同码 率和码长的译码环境，平均可以达到IGbps以上的峰值数据吞吐率，在5／6码率下吞吐率可达到 1．54Gbps，相比于现在主流的LTE．A译码器架构，本文在满足了较高吞吐率指标的同时，实现了其 他架构难以实现的高度灵活性。本文的可重构阵列计算架构译码器RaSP．D可以充分满足LTE．A系 统下的译码需求，有着计算灵活性和算法适应度上的显著优势。 关键词： 信道译码，低密度奇偶校验码，译码器，可重构 万方数据 东南大学士程硕士学位论文 11 万方数据 AbstractAbstract Abstract Abstract Low—Density Parity·Check Code(LDPC)is kind of linear group codes with S