IC封装中的生参数的分析.docx

Ic封装中的寄生参数的研究 Ic封装中的寄生参数的研究 中文摘要 IC封装中的寄生参数的研究 中文摘要 近年来，随着集成电路发展，芯片的的时钟频率的不断提高，容限噪声也不断 降低，同时lc封装向系统封装方向发展，从板级系统设计逐渐向蕊片封装系统发展， 信号完整性在芯片封装设计中变得越来越重要，因此有必要对器件封装的互连引起重 视。随着频率的提高，导线已不能简单的视为无电阻，无电容，无电感韵传输线，而 是一个带有电阻、电容、电感、甚至在离频下具有电导的传输线。 信号可以从时域和频域之问相互傅立叶转换，本文通过Spice建模可以形象的认 识到器件的信号在时域中若上升边沿对闯不断缩短的同时，则在频域中有效的高频信 号越多。器件的带宽与信号的上升沿有关。互连线由于存在传输损耗，同样也存在带 宽的问题。接着简要探讨了互连线的电阻、电容、电感、电导的机理。其中互连线豹 屯阻不仅与材料的电导率特性，还与导线的横截面，长度有关。在高频下由于趋肤效 应，互连线的电阻取决于去趋肤深度。互连线与其它相邻导线都有互容，同时也涉及 如何计算有效的介质常数。互连线的电感至关熏要，它影响信号完熬性问题中的各个 方面，包括自感和冀感，在互连中计算电感必须考虑同路。要减小电感，就是使得信 号路径要尽量靠近返回路径，和尽量减小线长。介质电导的存在，是由于介质的耗散 因子的存在，使得再高频下，传输线存在漏电流。 Paksi—E软件通过简化Maxwell方程，是一个三维(3D)准静态场求解器．可以快 速提取IC封装RLCG参数。其模型将金线、焊球、通孔、基板中的导线进行3D网 格亿，进行有限元求解。最后通过一个芯片封装设计的实例，用Paksi-E结合Cadence AIlegro软件提取了～个典型封装的寄生参数RLC,C，封装的IBIS模型，对关键时钟 信号的进行简单Spice建模分析，从中认识到随着频率的升高，由于寄生参数的存在， 时钟信号的上升沿退化。一旦封装的I／O布局盟定下来，通过局部布局布线优化寄生 参数往往有限，封装应尽量与Ic设计者、板级设计者协同设计，提供寄生参数较小 的器件以提窿器件在扳级的性能。 关键词；寄生参数、信号完整性、趋肤效应、返回路径、3D准静态场 作 者：陆春荣 指导教师：李富华 垒曼!!塑121 垒曼!!塑121 1坚塑竺虫!!呈!竺：￡兰!丝!!墨 垒!!型 A Study for the Parasitic in IC—Packaging Abstract In recent years，semiconductor revolution drives the chip clock frequency getting more fast and fast and the noise margin for device becomes narrower than before．At same time IC Packaging technology is moving toward to system packaging,which is from board level system to IC package level system．We have to pay attention to IC package interconnection for wire and trace，because the signal will not be transparent at higIl frequency．All the interconnection is not simply regarded as a transmission line without any resistance，capacitance，inductance and conductance． Signal can be described in time domain and frequency domain；it can be mutually converted between each other by Fourier Transfer．With Spice tools，it Can be clearly understood that there will have more and more the effective highest sine—wave-frequency components as device rise time decrease．111e device bandwidth has s