《第7章时序逻辑电路》-课件设计（公开).ppt

触发器的分类： 7.1.1双稳态触发器 7.1.1 RS 触发器 二、同步触发器 主从JK触发器存在的问题——一次变化现象 例4.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 解：画出输出波形如图示。 （1）同步D触发器： 三、边沿触发器工作波形分析举例 触发器的五种逻辑功能 二、触发器的应用与分析举例 计数器的计数规律 直观描述时序电路中全部状态转换关系的方法：状态转换 表、状态转换图和时序图。 状态转换表的列写方法：任意设定电路的1组输入变量取值 和1种初态，代入该电路的状态方程和输出方程，得到电路 的次态和输出；以得到的次态作为新的初态，连同此时的输 入变量取值，再代入状态方程和输出方程，得到新的次态和 输出，直至将电路中全部状态转换关系全部列成表格即可。 状态转换图：用圆圈表示电路的各个状态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换前的输入值和状态转换后的输出值。X/Y 时序图是在一系列时钟脉冲的作用下，电路的状态和输出随 时间变化的波形图。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 74194为四位双向移位寄存器。 3 施密特触发器 用一片74LS290可以构成十以内的任意进制计数器，用两片74LS290可以构成一百以内的任意进制计数器，依次类推，用n片74LS290可以构成以内的任意进制计数器。 一、 数码寄存器 数码寄存器——存储二进制数码的时序电路组件 7.3 数码寄存器与移位寄存器 D0～D3是并行数据输入端，CP为时钟脉冲端。 Q0～Q3是并行数据输出端。 RD是异步清零控制端。 1．单向移位寄存器 （1）右移寄存器（D触发器组成的3位右移寄存器） 右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。 二、移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为000，串行输入数码DI=110，从高位到低位依次输入。其状态表如下： 左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。 （2）左移寄存器 2 ．双向移位寄存器 将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。 Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。 DSL 和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。 三、集成移位寄存器74194 CR CR DSL DSR CP CT74LS194 Q0 Q1 Q2 Q3 M1 M0 D0 D1 D2 D3 Q3 Q2 Q1 Q0 SR SL M1 M0 D3 D2 D1 D0 移位脉冲输入端 右移串行数码 输 入 端 并行数码输入端 左移串行数码输入端 工作方式控制端 M1 M0 = 00 时，保持功能。M1 M0 = 01 时，右移功能。 M1 M0 = 10 时，左移功能。 M1 M0 = 11 时，并行置数 功能。 　　并行数据输出端，从高位到低位依次为 Q3 ~ Q0。 异步置 0 端低电平有效 （5）画时序波形图。 根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。 （6）逻辑功能分析： 当X=1时，按照减1规律从10→01→00→10循环变化， 并每当转换为00状态（最小数）时，输出Z=1。 该电路一共有3个状态00、01、10。 当X=0时，按照加1规律 从00→01→10→00循环变化， 并每当转换为10状态（最大数）时，输出Z=1。 所以该电路是一个可控的3进制计数器。 00 01 10 0/0 0/0 0/1 1/1 1/0 1/0 图5.2.5 例5.2.1完整的状态图 二、异步时序逻辑电路的分析举例 例4：试分析图所示的时序逻辑电路 该电路为异步时序逻辑电路。具体分析如下： （1）写出各逻辑方程式。 ①时钟方程： CP0=CP （时钟脉冲源的上升沿触发。 CP ） CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态。 Q0 ） （3）作状态转换表。 （2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程： （CP由0→1时此式有效） （Q0由0→1时此式有效） ②输出方程： ③各触发器的驱动方程： （5）逻辑功能分析 由状态图可知：该电路一共有4个状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环